基于FPGA的FFT处理器的设计与仿真.docx

1、基于FPGA的FFT处理器的设计与仿真25卷第11期2008年11月微电子学与计算机M ICROEL ECTRON ICS &COMPU TERVol. 25No. 11November 2008收稿日期:2008-01-20基金项目:陕西省教育厅专项科研计划项目(02J C50基于FP GA 的FF T 处理器的设计与仿真董惠1,2, 卫铭斐2, 江丽2, 曾俊2(1西北工业大学自动化学院, 陕西西安710072; 2, 710055摘要:FFT 处理器. 2, , 由6个功能模块组成. 整个设计基于Verilog HDL , A , 并运用Quartus 工具进行了综合仿真. 仿真, 对电

2、网谐波分析与经济运行具有实用价值. 关键词:FFT 语言; Quartus II ; 电力参数中图分类号:文献标识码:A 文章编号:1000-7180(2008 11-0117-04Design and Simulation of FFT Processor Applied in E lectric Pow er G rid ParametersDON G Hui 1,2, WEI Ming 2fei 2, J IAN G Li 2, ZEN G J un 2(1School of Automation ,Northwestern Polytechnic University , Xi an

3、710072, China ;2School of Information and Automation ,Xi an University of Architecture and Technology , Xi an 710055, China Abstract :Based on harmonic and unbalanced errors of power grid , FFT arithmetic is utilized in parameter real 2time calcu 2lation and FFT processor is designed and implemented

4、. The proposed processor adopts radix 22DIF algorithm , pipelined architecture and fixed 2point operation. It is composed with six different functional modules , employing VerilogHDL as hardware description language ,FPG A as the logic controller , Quartus II as designing and synthesis simulation to

5、ol. The simulation results indicated FFT processor approached the requirements of high accuracy monitoring and measuring of elec 2tric power parameters , which is valuable for harmonic analysis and economic operation of power grid. K ey w ords :FFT processor ; FPG A ; VerilogHDL ; Quartus II ; elect

6、ric power parameter1引言目前电网普遍存在着较大的谐波误差和不对称误差, 对电网的各种运行参数进行实时准确的监测非常重要, 是保证电网安全运行的前提和依据. 文中设计的电力参数监测用FF T 处理器, 以FP G A 作为逻辑控制器, 用VerilogHDL 硬件描述语言设计, 把FF T 的实时化要求与FP G A 的灵活性结合起来, 采用频域FF T 算法对三相电压、电流、有功功率、无功功率和不平衡度等进行计算, 以得到电网中电压、电流以及各类谐波成分的参量, 计算出电网负载的大小及非线性度, 以便于进行无功补偿. 处理器满足高精度电力参数监测的要求1.2FF T 处理器

7、的总体设计方案FF T 处理器实现对6路电力参数的64点采样, 根据频域计算公式计算出电网的有功功率、无功功率、功率因数和不平衡度等. FF T 处理器的设计采用自底向上的设计方案, 遵循模块化、规则化和局部化的原则, 逐一对每个模块进行设计. 采用Ver 2ilogHDL 语言对FF T 处理器中的各个模块进行设计,Quartus 工具进行仿真223.处理器的主要功能模块包括:算术逻辑单元、蝶形运算单元、双端口RAM 、旋转因子ROM 、时序控制单元、电力参数计算单元、系统顶层控制电路和数据处理单元设计等. 图1是顶层控制电路和数据处理单元原理图 .图1顶层控制电路和数据处理单元原理图2.

8、1算术逻辑单元算术逻辑单元对16位有符号数求和、求差和乘积, 提供给蝶形运算器计算. 考虑到综合工具Quar 2tusII 总是将算术运算统一为无符号型, 因此, 对加、减法器进行如下改进4.加法器:lpm sub dsp a sub1(. dataa (16hFFFF ,. datab (B ,. result (so2 ;assign data =(B15 ? A -(so2+1b1 :so;减法器:lpm sub dsp sub2(. dataa (16hFFFF ,. datab (B ,. result (so2 ;assign data =(B15 ? so2+A +1b1:so;

9、乘法器采用altera 提供的MegaCore , 其L PM 2MUL TI 支持16位有符号乘法运算. 除法计算采用移位算法, 大大加快了计算速度. 图2为算术逻辑单元仿真结果 .图2算术逻辑单元仿真结果2. 2蝶形运算单元蝶形运算器是FF T 处理器的核心模块, 它的精度和速度决定着整个FF T 处理器的精度和速度. 文中它主要完成6个16位有符号整数的4次乘法,4次加法和4次减法.经算法原理分析得到计算公式如下:X (1 =Ar +Br 3Wr -Bi 3Wi +j (Ai +Wr 3Bi +WiBr ,X (2 =Ar -Br 3Wr +Bi 3Wi +j (Ai -Wr 3Bi -

10、WiBr ,其中的输入是由控制单元提供的复数A ,B 和旋转因子W KN , 图3为蝶形运算单元的仿真波形. 2. 3双端口RAM双端口RAM 同时存储输入序列和蝶形运算完811微电子学与计算机2008年成后的输出序列, 通过QuartusII 生成满足设计需要的双端口RAM , 宽度为32, 单元数为64, 初始化文件设置成作为测试输入的正弦信号做64点采样的模拟数据. 图4为双端口RAM 仿真结果 . 3图4双端口RAM 仿真结果2. 4旋转因子ROM为完成蝶形运算需要提供旋转因子, 旋转因子W KN 产生电路由一片ROM 和地址发生器组成, 用于查询在运行过程中需要用到的旋转因子, 旋转

11、因子实际上是复平面单位圆上均匀拆分的点, 设计中采用64点FF T , 需计算从0开始到31的部分, 通过ROM 初始化文件的形式放于ROM 中, 实部放输出W K N 的高16位, 虚部放输出W KN 的低16位, 供控制单元查询后参与蝶形运算. 2. 5时序控制单元时序控制单元的主要功能是协调傅里叶变换整体时序, 产生读写地址对, 为旋转因子单元提供运行状态指针, 为上层单元提供控制信号等. 由于参与运算的量较多, 设计中采用双级状态机, 将底层复杂状态交由二级状态机完成, 而总体时序、门控信号均交给上级状态机. 图5为时序控制仿真结果.图5时序控制仿真结果2. 6电力参量计算及存储单元6

12、4点FF T 5计算完成后, 根据RAM 内的频谱计算电压、流有效值和功率等参数, 同时调用存储单元将参数保存至外围存储器中, 设计在保存参数时总是构造512字节的包, 采用CRC32算法对包进行编码. 频域计算电量公式如下:I =N/2k =1I 2R(k +I 2I (k , U =N/2k =1U 2R(k +U 2I (k ,P =2N/2k =1Re Ua (k I 3a(k +U a (k I 3b(k +U c (k I 3c(k , 911第11期董惠, 等:基于FPG A 的FFT 处理器的设计与仿真Q =2N/2k =1Im U a (k I 3a(k +U a (k I

13、3b (k +U c (k I 3c (k .式中, IR ,UR ,II , U I 分别表示电压、电流经傅里叶变换到频域后的实部和虚部. Re表示求括号内复数的实部; Im表示求括号内复数的虚部.3FF T 处理器误差分析FF T 算法随着系统频率及采样频率的变化, 存在计算误差, 这种误差是可以控制的. 据总线统一为16位, 地将浮点数放大32位16位, 即除以32767/32768. 14位有符号型A/D 转换结果, 系统的总体计算误差约为1/1024.4结束语文中采用FP G A 作为逻辑控制器, MAX1320作为多路采样保持A/D 转换器, 设计了电力参数监测用FF T 处理器.

14、 在电网含谐波误差和不对称误差情况下, 对三相电压、电流进行实时采集, 通过自主设计的具有原位运算能力的FF T 处理器, 计算输入序列的频谱, 根据频域计算公式, 计算出电网的有功功率、无功功率、功率因数和不平衡度等, 通过存储控制器将这些电网运行参数保存到大容量NAND FLASH 存储器中, 可供上位机查询近一年内精确到分钟的电网运行参数. 参考文献:1简弘伦. 精通设计核心技术实例详解M .:2data sheet M .USA :Altera, Ma Y , Wanhammar L. A hardware efficient control ofmemory addressing f

15、or high performance FFT processors J.IEEE transactions on signal processing , 2000,48(3 :917-921.4杨博涵, 李明, 沈绪榜. 一种基于SIMD -MCC 计算机的二维FFT 并行算法J.微电子学与计算机, 2005, 22(2 :104-107.5李小进, 初建朋, 赖宗声, 等. 高速基2FFT 处理器的结构设计与FPG A 实现J.电路与系统学报, 2005, 10(5 :49-53.作者简介:董惠女, (1966- , 博士研究生, 副教授. 研究方向为智能信息处理与信息控制.(上接第116

16、页多阶HMM 预测器进行融合的用户浏览行为预测模型. 它针对已有的多预测器融合方法的不足进行了改进. 具有以下特点:(1 在融合中通过对不同用户浏览模式分类, 建立多Morkov 链模型模型并以其预测结果为HMM 预测器的输出置信度指标, 拓展了经典的网页访问预测多HMM 模型融合方法的先验信息, 以提高用户访问页面的预测准确率;(2 该算法通过模糊积分理论融合1N 阶HMM 模型预测结果, 相对已有的线性加权方法具有保真性和客观性, 具有更高的预测准确率.性能测试实验的结果表明, 该模型具有较好的整体性能, 可广泛用于为Web 站点管理、电子商务以及网页预取等领域. 参考文献:1Sarukk

17、ai R R. Link prediction and path analysis usingmarkov chains J.International Journal of Computer &Telecommunications Networking , 2000, 33(1/6 :377-386.2Alexandros N , K atsaros D , Manolopoulos Y. A data min 2ing algorithm for generalized Web prefetching J.IEEE Trans. on Knowledge and Data engineer

18、ing ,2003,15(6 :1-16.3Xing D S , Shen J Y. A new markov model for web accesspredictionJ.IEEE Trans. on Computer in Science &Engineering , 2002,4(6 :34-39.4Fan L , Cao P , Lin W , et al. Web prefetching betweenlow -bandwidth clients and proxies :potential and perfor 2mance C /Proc. of ACM SIGMETRICS. Atlanta :A 2cly ,1999.5Tahani , Hossein , K eller , et al. Information fusion in com 2puter vision using the fuzzy integral J.IEEE Trans. on Systems man and Cybernetics , 1990, 20(3 :733-741.21微电子学与计算机2008年