计算机组成原理第5章习题参考答案.docx

1、计算机组成原理第5章习题参考答案第5章习题参考答案1 请在括号填入适当答案。在CPU中：(1)保存当前正在执行的指令的寄存器是(IR );(2)保存当前正在执行的指令地址的寄存器是(AR )(3)算术逻辑运算结果通常放在(DR )和( 通用寄存器 )o2.参见图5.15的数据通路。画出存数指令STO R1, (R2)的指令周期流程 图，其含义是将寄存器R1的容传送至(R2)为地址的主存单元中。标岀各微操作 信号序列。A总线解：STO Rl, (R2)的指令流程图及为操作信号序列如下:PCo, G、ARjR/W=RDR。, G, IRjR20, G, ARjRio, G, DRjR/W=W3.参

2、见图5.15的数据通路，画出取数指令“LAD (R3), R0”的指令周期流程 图，其含义是将(R3)为地址主存单元的容取至寄存器R2中，标出各微操作控制 信号序列。解：LAD R3, (R0)的指令流程图及为操作信号序列如下：LAD (R3), ROPC。, G. ARtR/W=RDRo, G, IRjR30, G, ARjR/W=RDRo, G、R()j4.假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲，试画出时序 产生器的逻辑图。解：5.如果在一个CPU周期中要产生3个节拍脉冲；Ti = 200ns, T2=400ns, Ta=200ns, 试画出时序产生器逻辑图。解：取节拍

3、脉冲、门、心的宽度为时钟周期或者是时钟周期的倍数即可。所以 取时钟源提供的时钟周期为200ns,即，其频率为5MHz.；由于要输岀3个节拍 脉冲信号，而入的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时 钟周期，所以除了 G外，还需要3个触发器一一G、C2、G；并令H=c严百；7； =C2*C ; 7； ,由此可画出逻辑电路图如下：6.假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取 指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所 以总微指令条数为80x (4-1)+1=24

4、1条微指令，每条微指令32位，所以控存容 量为：241x32位7.某ALU器件是用模式控制码M S3 S2 S, C来控制执行不同的算术运算和逻辑 操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，e为0 或1任选。试以指令码(A, B, H, D, E, F, G)为输入变量，写出控制参数M, S3, S2, Sh C的逻辑表达式。指令码MS3s2SicA, B00110H, D01101E0010yF0111yG1011e解：由表可列如下逻辑方程M 二Gs3=h+d+fS2二A+B+D+H+E+F+GS 产 A+B+F+GC二H+D+Ey+Fy8.某机有8条微指令I-L,每条微

5、指令所包含的微命令控制信号如下表所示。 a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为 8位，请安排微指令的控制字段格式。微指令abcdefgh1JI.V7VI277VI3V7I.7Is7V寸I677VI777Is777解：因为有10种不同性质的微命令信号，如果采用直接表示法则需要10位控 制字段，现控制字段仅限于8位，那么，为了压缩控制字段的长度，必须设法 把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。经分析,（e,f,h）和（b,i.j）、或（d, i, j）和（e,f,h）、或（g,b, j）和（i,f,h） 均是不可能同时出现的互斥信号，所以

6、可将其通过2:4译码后输出三个微命令 信号（00表示该组所有的微命令均无效），而其余四个微命令信号用直接表示方 式。因此可用下面的格式安排控制字段。JT i T b T h T f T e TJT i个 d T h T f T e Ta c d gX XX Xa b c gX XX X或：f h i b g ja c d eX XX X9.微地址转移逻辑表达式如下:u A = PI IRfi TtU A7 = Pl IRs T|u Ax = P2 C T4其中uAuA6为微地址寄存器相应位，Pi和D为判别标志，C为进位标志,IRs 和IR&为指令寄存器的相应位，h为时钟周期信号。说明上述逻辑表

7、达式的含义， 画出微地址转移逻辑图。解：uAs = P - IR, T.表示微地址的第8位在P】有效时，用IR&设置uA7 = IR5 T,表示微地址的第7位在P】有效时，用1乩设置uA6 = P2 C T,表示微地址的第6位在D有效时，用进位标志C设置， 地址转移逻辑图如下： A?10.某计算机有如下部件,ALU,移位器，主存M,主存数据寄存器MDR,主存 地址寄存器HAR,指令寄存器IR,通用寄存器R。R“暂存器C和D。(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。(2)画出“ADD Rl, R2指令的指令周期流程图。解：(1)设该系统为单总线结构，暂存器C和D用于ALU的输入

8、端数据暂存，移位 器作为ALL输岀端的缓冲器，可对ALU的运算结果进行附加操作，则数据通路 可设计如下：(2)根据上面的数据通路，可画出“ADDR1, R2”(设R1为目的寄存器)的指令 周期流程图如下：ADD Rl, R211.已知某机釆用微程序控制方式，控存容量为512*48位。微程序可在整个控 存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继 微指令地址采用断定方式。请问；(1)微指令的三个字段分别应为多少位？(2)画出对应这种微指令格式的微程序控制器逻辑框图。解：(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有 4个，所以判别测试字段需4

9、位或(3位译码)，因此操作控制字段的位数 48-9-4=35 位(或 48-9-3=36 位)(2)微程序控制器逻辑框图参见教材P. 147图5. 2312.今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操 作。今假设完成各步 操作的时间依次为100ns, 100ns, 80ns, 50ns。请问；(1)流水线的操作周期应设计为多少？(2)若相邻两条指令发生数据相关，而且在硬件上不釆取措施，那么第2条 指令要推迟多少时间进行？(3)如果在硬件设计上加以改进，至少需推迟多少时间？答：(1)流水操作周期为 max(100,100t80t50)=100ns(2)若相邻两条指令发生数据

10、相关，而且在硬件上不采取措施，那么在第1条指 令“送结果”步骤完成后，第2条指令的“取数”步骤才能开始，也就是说， 第2条指令要推迟两个操作周期，即200ns才能进行。(3)如果在硬件设计上加以改进，釆用定向传送的技术，则只要第1条指令完 成“运算的步骤，第2条指令就可以“取数”了，因此至少需推迟lOOnSo13.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM).写回寄存器堆 (WB)五个过程段，共有20条指令连续输入此流水线。(1)画出流水处理的时空图，假设时钟周期为100nso(2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。(3)求流水线的加速比。解： (1)

11、流水处理的空图如下，其中每个流水操作周期为100ns：1112 In11811912011LL1H2f即：流水计算机具有更高的吞吐率。16.判断以下三组指令中各存在哪种类型的数据相关?(1) 11LADRl, A；M(A)-R1, H(A)是存储器单元I2 ADDR2, R1； (R2) + (R1)-R2(2) I, ADDR3, R4； (R3) + (R4)R3I2 MULR4, R5； (R4)x(R5)fR4(3) I,LADR6, B;l(B)fR6, M(B)是存储器单元12 MULR6, R7； (R6)x (R7)fR6解:(1)h的运算结果应该先写入然后再在h中读取乩的容作

12、为操作数，所以 是发生RAW (“写后读”)相关(2)WAR(3)RAW和WAW两种相关17.参考图5. 39所示的超标量流水线结构模型，现有如下6条指令序列:I.LAD Rl, B;M(B)-R1, M(B)是存储器单元I2SUB R2, R1； (R2)-(Rl)fR2I3MIL R3, R4； (R3)*(R4)fR3LADD R4, R5； (R4) + (R5)fR4IsLAD R6, A;M(A)-R6, M(A)是存储器单元Ie ADD R6, R7 ； (R6) + (R7)-R6请画出：(1)按序发射按序完成各段推进情况图。(2)按序发射按序完成的流水线时空图。解：(1)按序发射按序完成各段推进情况图如下(仍设F、D段要求成对输入；F、D、 W段只需1个周期；加需要2个周期；乘需要3个周期；存/取数需要1个周 期；执行部件部有定向传送，结果生成即可使用)：1112131|Io【6取指段11hh【3h15【6译码段11LII3IsI.I3UI3u执行段取/存加法弄乘法器III2I3IIIsI6写回段(2)按序发射按序完成的流水时空图如下:LI2FDEW11 1 1 1 l /FDEEWI3I.FDEEEWFDEEWIsFDEWFDEEW1011超标量流水线的时空图123456789