Multisim数电仿真半加器和全加器.docx

1、Multisim数电仿真半加器和全加器(Multisim数电仿真)半加器和全加器实验3.5 半加器和全加器一、实验目的：1学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。2学会用逻辑分析仪观察全加器波形：3分析二进制数的运算规律。4. 掌握组合电路的分析和设计方法。5验证全加器的逻辑功能。二、实验准备：组合电路的分析方法是根据所给的逻辑电路，写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表)，从而评定该电路的逻辑功能的方法。一般是首先对给定的逻辑电路，按逻辑门的连接方法，逐一写出相应的逻辑表达式，然后写出输出函数表达式，这样写出的逻辑函数表达式可能不是最简的，所以还应该利

2、用逻辑代数的公式或者卡诺图进行简化。再根据逻辑函数表达式写出它的真值表，最后根据真值表分析出函数的逻辑功能。例如：要分析如图3.5.1所示电路的逻辑功能。图3.5.11.写输出函数Y的逻辑表达式：.3.5.1.3.5.2.3.5.32.进行化简：.3.5.4.3.5.5 .3.5.63. 列真值表： 表3.5.1：A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 101101001100101104.功能说明

3、：逻辑图是一个检奇电路。输入变量的取值中，有奇数个1 则有输出，否则无输出。组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑函数表达式，最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。仿真电路如图3.5.4所示。图3.5.4(2). 打开仿真开关，根据表3.5.4输入情况实验，并将结果填入表内。表3.5.4：输入输出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 3. 用逻辑分析仪观察全加器波形：(1). 先关闭仿真开关，在图3.5.4中删除除集成电路以外的其它元件。(2). 点击电仿真软件Multisim7基本界面右侧虚拟仪器

4、工具条中的“Word Generator”按钮，如图3.5.5(左图)所示，调出字信号发生器图标(右图)“XWG1”，将它放置在电子平台上。图3.5.5(3). 再点击虚拟仪器工具条中的“Logic Analyzer” 按钮，如图3.5.6(左图)所示，调出逻辑分析仪图标(右图)“XLA1”，将它放置在电子平台上。图3.5.6(4). 连好仿真电路如图3.5.7所示。图3.5.7(5). 双击字信号发生器图标“XWG1”，将打开它的放大面板如图3.5.8所示。它是一台能产生32位(路)同步逻辑信号的仪表。按下放大面板的“Controls”栏的“Cycle”按钮，表示字信号发生器在设置好的初始值

5、和终止值之间周而复始地输出信号；单选“Display”栏下的“Hex”表示信号以十六进制显示；“Trigger”栏用于选择触发的方式；“Frequency”栏用于设置信号的频率。图3.5.8(6). 按下“Controls”栏的“Set”按钮，将弹出对话框如图3.5.9所示。单选“Display Type”栏下的16进制“Hex”，再在设置缓冲区大小“Buffer Size”输入“000B”即十六进制的“11”，如图中鼠标手指所示，然后点击对话框右上角“Accept”回到放大面板。图3.5.9(7). 点击放大面板右边8位字信号编辑区进行逐行编辑，从上至下在栏中输入十六进制的000000000

6、000000A共11条8位字信号，编辑好的11条8位字信号如图3.5.10所示，最后关闭放大面板。图3.5.10(8). 打开仿真开关，双击逻辑分析仪图标“XLA1”，将出现逻辑分析仪放大面板如图3.5.11所示。将面板上“Clock”框下“Clock/Div”栏输入12，再点击面板左下角”Reverse”按钮使屏幕变白，稍等扫描片刻，然后关闭仿真开关。将逻辑分析仪面板屏幕下方的滚动条拉到最左边，见图中鼠标手指所示。图3.5.11(9). 拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形，例如：图3.5.12中读数指针所在位置表示输入信号=0、=1、=1； =0、=1。(注：屏幕左侧

7、标有“9”的波形表示；标有“10”的波形表示；标有“8”的波形表示；标有“13”的波形表示；标有“14”的波形表示。)(10). 按表3.5.5要求，用读数指针读出4个观察点的状态，并将它们的逻辑状态和逻辑分析波形填入表3.5.5中。图3.5.12表3.5.5：测点变量12 3 4状态波形状态波形状态波形状态波形输入100010110101输出四、实验室操作实验内容：设计两个一位二进制数相加的全加器： 1进行逻辑抽象分析： 考虑的来自低位的进位将两个1位二进制数相加，称为全加。设、是两个加数，为来之低位的进位，是它们的和，是向高位的进位。则根据二进制数相加的规律，可以写出它们的真值表。2写出全

8、加器的和的逻辑表达表。3. 根据全加器的逻辑表达表画出电路图。3. 根据电路图选取集成电路，并在数字实验台上搭好实验电路。4. 在实验台上进行全加器实验，并填好表3.5.6。表3.5.6：输入输出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 五、实验报告要求：1. 完成仿真实验中的表3.5.3表3.5.5的填写。2. 总结设计全加器实验的分析、步骤和体会，写出完整的设计报告。六、实验设备及材料：1. 仿真计算机及软件Multisim7。2. THD-1型(或Dais-2B型)数电实验箱。 3. MF-10型万用表。 4电子元件：数字集成电路：74LS86、CD4081、CD4071各一片。 5. 附：数字集成电路74LS86、CD4081、CD4071管脚排列图图3.5.13