电子技术检测题.docx

1、电子技术检测题第1章 检测题（80分钟 满分80分）一、填空题：（每空1分，共30分）1. PN结的单向导电性指的是 PN结正向偏置时导通，反向偏置时阻断的特性 。2. 硅晶体管和锗晶体管工作于放大状态时，其发射结电压UBE分别为 0.7 V和 0.3 V。3. 晶体三极管有两个PN结，分别是 发射结 和 集电结 ，分三个区域 饱和 区、 放大 区和 截止 区。晶体管的三种工作状态是 放大状态 、 饱和状态 和 截止 。4. 一个NPN三极管发射结和集电结都处于正偏，则此三极管处于 饱和 状态；其发射结和集电结都处于反偏时，此三极管处于 截止 状态；当发射结正偏、集电结反偏时，三极管为 放大

2、状态。5. 物质按导电能力强弱可分为 导体 、 绝缘体 和 半导体 。6. 本征半导体掺入微量的三价元素形成的是 P 型半导体，其多子为 空穴 。7. 单极型晶体管通常称为 MOS 管，用得最多的MOS管是 CMOS管 。8. 某晶体三极管三个电极的电位分别是：V12V，V21.7V，V32.5V，可判断该三极管管脚“1”为 发射 极，管脚“2”为 基 极，管脚“3”为 集电 极，且属于 锗 材料 PNP 型三极管。9. 稳压管是一种特殊物质制造的 面 接触型 硅 二极管，工作在特性曲线的反向击穿 区。10. MOS管在不使用时应避免 栅 极悬空，务必将各电极短接。二、判断下列说法的正确与错误

3、：（每小题1分，共10分）1.在P型半导体中，空穴是多数载流子，电子是少数载流子。 （ 对 ）2. 二极管两端加上正向电压就一定会导通。 （ 错 ）3. 用万用表测试晶体管好坏时，应选择欧姆档中比较大的量程。 （ 错 ）4. PNP管放大电路中，UCC的极性为负，说明发射结反偏，集电结正偏。 （ 错 ）5. 晶体管可以把小电流放大成大电流。 （ 对 ）6. 晶体管可以把小电压放大成大电压。 （ 错 ）7. 晶体管可用较小电流控制较大电流。 （ 对 ）8. 如果晶体管的集电极电流大于它的最大允许电流ICM，则该管被击穿。 （ 错 ）9. 双极型晶体管和单极型晶体管中都有两种载流子参与导电。 （

4、错 ）10. 二极管若工作在反向击穿区，一定会被击穿。 （ 错 ）三、选择题：（每小题2分，共20分）1. 处于截止状态的三极管，其工作状态为（ B ）。A、射结正偏，集电结反偏； B、射结反偏，集电结反偏；C、射结正偏，集电结正偏； D、射结反偏，集电结正偏。2. 单极型半导体器件是（ C ）。A、二极管； B、晶体管； C、场效应管。3. P型半导体是在本征半导体中加入微量的（ A ）元素构成的。A、三价； B、四价； C、五价； D、六价。4. 稳压二极管的正常工作状态是（ C ）。A、导通状态； B、截止状态； C、反向击穿状态； D、任意状态。5. 用万用表直流电压挡测得晶体管三个管

5、脚的对地电压分别是V12V，V26V，V32.7V，由此可判断该晶体管的管型和三个管脚依次为（ B ）。A、PNP管，CBE； B、NPN管，ECB； C、NPN管，CBE； D、PNP管，EBC。6. 用万用表R1K的电阻挡检测某一个二极管时，发现其正、反电阻均约等于1K,这说明该二极管是属于（ D ）。A、短路状态； B、完好状态； C、极性搞错； D、断路状态。7. 测得某电路板上晶体三极管3个电极对地的直流电位分别为VE3V，VB3.7V，VC3.3V，则该管工作在（ B ）。A、放大区； B、饱和区； C、截止区； D、击穿区。8. PN结加正向电压时，其正向电流是（ A ）。A、多

6、子扩散而成； B、少子扩散而成； C、少子漂移而成； D、多子漂移而成。9. 三极管组成的放大电路在工作时，测得三极管上各电极对地直流电位分别为VE2.1V，VB2.8V，VC4.4V，则此三极管已处于（ A ）。A、放大区； B、饱和区； C、截止区； D、击穿区。10. 已知晶体管的输入信号为正弦波，图示输出电压波形产生的失真为（ C ）。A. 饱和失真； B、交越失真； C、截止失真； D、频率失真。（说明：此题少图）四、问题：（每小题4分，共16分）1. 如何用万用表测试晶体管的好坏？如何分辩晶体管的类型及其三个管脚的极性？答：1）基极的判别：晶体管可以等效为两个串接的二极管，先按测量

7、二极管的方法确定基极，由此也可确定晶体管的类型（PNP、NPN）。首先，将欧姆挡打至R100或R1K，将黑表棒与假定的晶体管基极管脚相接触，再用红表棒去接触另外两个管脚，若另外两个管脚呈现的电阻值都很小（或都很大）时，假定的基极设对了；若另外两个管脚测得一个阻值大，一个阻值小，说明假定的基极设错了，则需将黑表棒再调换另一个管脚再测，直到出现红表棒所接触的两个管脚阻值同时为小（或同时为大）时，则黑表棒所接触的管脚即为NPN型晶体管的基极（或PNP型晶体管的基极）。2）集电极、发射极的判别：用指针式万用表判断晶体管的发射极和集电极是利用了晶体管的电流放大特性，测试原理如图示。 如果被测晶体管是NP

8、N管，先设一个管脚为集电极，与万用表的黑表棒相接触，用红表棒接触另一个管脚，观察指针的偏转大小。然后用人体电阻代替图10-4中的RB（用左手手指捏住假设的管脚C，用右手手指捏住已经确定的基极管脚，注意两个管脚不要碰在一起），再观察指针的偏转大小，若此时偏转角度比第一次大，说明假设集电极管脚是正确的。若区别不大，需再重新假设。PNP型管的判别方法与NPN型晶体管的相同但管脚极性相反。对于晶体管的好坏，可通过极间电阻来判断。若测得正向电阻近似无穷大时，表明管子内部断路，如测得反向电阻很小或为零时，说明管子已经被击穿或发生短路。要想定量分析晶体管质量好坏，则需要用晶体管特性图示仪进行测量。2. 某人

9、用测电位的方法测出晶体管三个管脚的对地电位分别为管脚1为12V、管脚2为3V、管脚3为3.7V，试判断管子的类型以及各管脚所属电极。答：管子为NPN型，管脚1是集电极，管脚2是发射极，管脚3是基极。3. 如果手头有一个PNP型晶体管，要接成一个简单的共发射极交流放大器，问直流电源的极性应当如何考虑？耦合电容的极性应当如何考虑？试画出相应的电路图，并在图上标明静态工作电流IB和IC的方向及静态时UCE的极性。答：PNP型晶体管中直流电源的极性与NPN型晶体管中直流电源极性相反耦合电容的极性也相反，相应IB和IC的方向及静态时UCE的极性都与NPN型管子相反。4. 下图所示电路中，E=5V，V，二

10、极管为理想元件，试画出u0的波形。解：图中二极管的阴极电位为E=5V，阳极电位等于ui，当uiE时二极管导通，u0= ui，当ui0应选用（ A ）。A、反相比例运算电路；B、同相比例运算电路；C、同相求和运算电路；D、反相求和运算电路。7. 在共集电极放大电路中，输出电压与输入电压的关系是（ C ）A、相位相同，幅度增大； B、相位相反，幅度增大； C、相位相同，幅度相似。8. 射极输出器是典型的（ C ）放大器。A、电流串联负反馈； B、电压并联负反馈； C、电压串联负反馈。四、问题：（每小题3分，共15分）1. 集成运放一般由哪几部分组成？各部分的作用如何？答：集成运放一般输入级、输出级

11、和中间级及偏置电路组成。输入级一般采用差动放大电路，以使运放具有较高的输入电阻及很强的抑制零漂的能力，输入级也是决定运放性能好坏的关键环节；中间级为获得运放的高开环电压放大位数（103107），一般采用多级共发射极直接耦合放大电路；输出级为了具有较低的输出电阻和较强的带负载能力，并能提供足够大的输出电压和输出电流，常采用互补对称的射极输出器组成；为了向上述三个环节提供合适而又稳定的偏置电流，一般由各种晶体管恒流源电路构成偏置电路满足此要求。2. 何谓“虚地”？何谓“虚短”？在什么输入方式下才有“虚地”？若把“虚地”真正接“地”，集成运放能否正常工作？答：电路中某点并未真正接“地”，但电位与“地

12、”点相同，称为“虚地”；电路中两点电位相同，并没有真正用短接线相连，称为“虚短”，若把“虚地”真正接“地”，如反相比例运放，把反相端也接地时，就不会有ii=if成立，反相比例运算电路也就无法正常工作。3. 放大电路中为什么要设立静态工作点？静态工作点的高、低对电路有何影响？答：为了不失真地放大交流信号，必须在电路中设置合适的静态工作点。若静态工作点高时，易造成饱和失真；若静态工作点设置低了时，又易造成截止失真。4. 集成运放的理想化条件是哪些？答：集成运放的理想化条件有四条：开环差模电压放大倍数AU0=； 差模输入电阻rid=； 开环输出电阻r0=0； 共模抑制比KCMR=。5. 共发射极放大

13、器中集电极电阻RC起的作用是什么？答：共发射极放大器中集电极电阻RC起的作用是将集电极电流的变化转化为电压的变化，即让输出电压u0因RC上电压的变化而改变，从而使放大电路实现电压放大作用。五、计算题：（共15分）1. 如图T 8.5.1所示电路分压式偏置放大电路中，已知RC3.3K，RB140K，RB210K，RE1.5K，=70。求静态工作点IBQ、ICQ和UCEQ。解：这是一个具有固定偏置电阻及直流反馈环节的共发射极电压放大器。其静态工作点 Q= 2. 图T 8.5.2所示电路为应用集成运放组成的测量电阻的原理电路，试写出被测电阻Rx与电压表电压U0的关系。解：从电路图来看，此电路为一反相

14、比例运算电路，因此： U0=IfRx =10-5Rx 第4章 检测题（120分钟 满分100分）一、填空题：（每空1分，共15分）1在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。2在正常工作状态下，TTL门的高电平为 3.6 伏，低电平为 0.3 伏。3三态门的第三种状态是 高阻态 。4使用 三态 门可以实现总线结构。5一般TTL门和CMOS门相比， TTL 门的带负载能力强， CMOS 门的抗干扰能力强。6最简与或表达式是指在表达式中 与项 最少，且 变量个数 也最少。7在化简的过程中，约束项可以看作 “1”或“0” 。8组合逻辑电路的输出仅与输入的状态 有关。974LS48

15、使能端的作用是 测试数码管是否有故障 。10共阳极的数码管输入信号的有效电平是 低 电平。11在逻辑中的“1”和“0”用来表示 “真”和“假”、“高”和“低” 。二、选择题：（每小题2分，共20分）1逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。A、逻辑加 B、逻辑乘 C、逻辑非2十进制数100对应的二进制数为（ C ）。A、1011110 B、1100010C、1100100110001003和逻辑式表示不同逻辑关系的逻辑式是（ B ）。A、B、C、D、4八输入端的编码器按二进制数编码时，输出端的个数是（ B ）。A、2个 B、3个 C、4个 D、8个5四个输入的译码器，其输

16、出端最多为（ D ）。A、4个 B、8个 C、10个 D、16个6当74LS148的输入端按顺序输入11011101时，输出为（ C ）。A、101 B、010 C、001 D、1107一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）。A、与非门B、或门C、或非门D、异或门8多余输入端可以悬空使用的门是（ B ）。A、与门 B、TTL（加上TTL）与非门 C、或门 D、或非门9数字电路中使用的数制是（ A ）。A、二进制 B、八进制 C、十进制 D、十六进制10能驱动七段数码管显示的译码器是（ A ）。A、74LS48B、74LS138 C、74LS148 D、TS547三、

17、问题：（每小题8分，共16分）1用一个万用表的直流5V档（内阻20K/V），测量一个三输入端TTL与非门的一个“悬空”输入端电位值，在下列情况下，测量到的电位值是多少，为什么？ 其它两个输入端接电源正极时； 其它两个输入端接地时； 其它两个输入端“悬空”时； 一个输入端接电源正极，另一个输入端接0.3V时。解：三输入端的与非门电路如右图所示。假设图中A、B两个输入端接电源正极，C端为“悬空”端，则与非门输入为全“1”, 此时，电源经R1、T1集电结向T2、T5基极提供电流，T2、T5发射结导通后，T1的基极电位被钳制在2.1伏，于是，C点电位为1.4V，由于C端相当于串入一个20K电阻，因此该

18、支路电流可以忽略，即万用表测得的电位值就等于C点电位1.4V。A、B两个输入端接地时，输入信号由于有低电平，所以低电平对应的PN结导通，T1的基极电位被固定在1伏上，此时，C点电位即万用表所测电位即为10.7V=0.3V。同；同，略写。2当A、B是两输入端门的输入波形时，对应画出下列门的输出波形。 与门 与非门 或非门 异或门解：与门“有0出0，全1出1”与非门“有0出1, 或非门“有1出0, 异或门“相异出1, 全1出0” 全0出1” 相同出0”四、分析、化简：（共33分）1写出图T9.4.1图示逻辑电路及真值表的逻辑表达式。（每小题3分，共9分）解：（a） （b）真值表： 2写出下列逻辑函

19、数的最小项表示形式。（每小题3分，共6分） 解： 3用代数法化简下列逻辑函数（每小题3分，共9分） 解： 4用卡诺图法化简下列逻辑函数（每小题3分，共9分） F（A、B、C、D）m（0，1，6，7，8，12，14，15） F（A、B、C、D）m（0，1，5，7，8，14，15）d（3，9，12）解： 五、组合逻辑电路设计：（共16分）1分别画出能实现下列逻辑关系的逻辑电路。（每小题4分，共8分） F（A、B、C、D）m（0，2，4，5，6，7，8，10，14，15）解： 2利用变量译码器74LS138和与非门实现逻辑函数 （4分）解：3设计一个三输入的判偶逻辑电路（当输入1的个数为0个或偶数个

20、时，输出为1） （4分）解：真值表如下： 逻辑电路图如右图所示：A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110第10章 检测题（120分钟 满分100分）一、填空题：（每空1分，共25分）1时序逻辑电路的特点是：输出不仅取决于当时 输入 的状态还与电路 原来 的状态有关。2欲使JK触发器实现的功能，则输入端J应接 “1” ，K应接 “1” 。3JK触发器具有 保持 、 翻转 、 置0 和 置1 的功能。4D触发器具有 置0 和 置1 的功能。5TTL型触发器正常工作时，异步置位端应接 （假设低电平有效）高电平（在高电平有效时情况相反

21、） ，异步复位端应接 （假设低电平有效）高电平 。6构成一个六进制计数器最少要采用 三位 触发器，这时构成的电路有 2 个无效状态。7移位寄存器可分为右移移位寄存器、 左移 移位寄存器和 双向 移位寄存器。8正常工作过程中的74LS161，当由1变为0时，74LS161工作在 同步预置数 状态；的作用是使74LS161处于 清零 状态。9施密特触发器主要用于脉冲波形的 整形 和 变换 。10四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。11触发器的逻辑功能通常可用真值表、 特征方程 、 状态图 和 激励表 四种方法描述。二、是非判断题：（每小题

22、1分，共10分）1仅具有保持和翻转功能的触发器是RS触发器。 （错）2使用3个触发器构成的计数器最多有6个有效状态。 （错）3时序逻辑电路各个变量之间的逻辑关系一般可由三个表达式描述。 （对）4同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。 （对）5利用一个74LS90可以构成一个十二进制的计数器。 （错）6一个计数器在任意初始状态下如果都能进入到有效循环状态时，称其能自启动。（对）7用移位寄存器可以构成8421BCD码计数器。 （错）8555电路的输出只能出现两个状态稳定的逻辑电平之一。 （对）9施密特触发器采用的是电平触发方式，不是脉冲触发方式。 （对）10施密特触发器在输入信号为

23、0时，其状态可以是0，也可以是1。 （错）三、选择题：（每小题2分，共20分）1描述时序逻辑电路功能的两个重要方程式是（ B ）。A、 状态方程和输出方程 B、状态方程和驱动方程 C、 驱动方程和特性方程 D、驱动方程和输出方程2由与非门组成的RS触发器不允许输入的变量组合为（ D ）。A、00 B、 01 C、 10 D、 113用多个74LS90芯片构成的计数器是（ B ）计数器。A、同步 B、异步 C、同步计数器或者异步4用多个74LS161芯片构成的计数器是（ C ）计数器。A、同步 B、异步 C、 同步计数器或者异步5555定时器的TH端电平小于2UDD /3，端电平大于UDD /3

24、时，定时器的输出状态是（ C ）。A、 0态； B、1态； C、原态。6. 四位移位寄存器构成扭环形计数器是（ B ）计数器。A、四进制； B、八进制； C、十六进制。7. 双稳态触发器的类型有（ D ）A、基本RS触发器； B、同步RS触发器； C、主从式触发器； D、前三种都有。8. 存在空翻问题的触发器是（ B ）A、D触发器； B、同步RS触发器； C、主从JK触发器。9. 将正弦波变为同频率的矩形波应选用（ B ）A、移位寄存器； B、施密特触发器； C、单稳态电路。10改变555定时电路的电压控制端（管脚5）CO的电压值，可改变（ C ）A、555定时电路的高、低输出电平； B、开关放电管的开关电平；C、高输入端、低输入端的电平值； D、置“0”端的电平值。四、分析、设计：（共45分）1写出图10-42逻辑图中各电路的状态方程。（每小题3分，共18分）解：（a）Qn+1=A （b）Qn+1=D （C）Qn+1= （d）Qn