Mentor工具.docx

1、Mentor工具Mentor Graphics各大系列系统单芯片验证系列硬件描述语言的仿真、硬件与软件的协同验证、多核心内嵌式系统的除错以及可测试设计（Design-for-Test）等。 Seamless：可提供早期而精确的硬件软件协同验证； Nucleus：嵌入式实时操作系统； XRAY：芯片制造前与制造后的软件除错工具； FastScan：芯片测试资料的自动产生工具； VStation和Celaro：硬件仿真工具/虚拟原型建构系统。硬件描述语言与FPGA设计VHDL及混合硬件描述语言的仿真、FPGA组件的合成、以及设计的捕捉与管理等；在百万逻辑闸等级的FPGA设计领域里，能够提供整合式设

2、计解决方案。 ModelSim：提供数字仿真的功能； HDL Designer Series：设计的输入、分析与管理工具； Precision Synthesis：强大的FPGA合成解决方案。实体设计与分析设计人员必须克服深次微米制程技术带来的许多复杂实体效应所产生的影响，才能把设计转换为实际的芯片。 Calibre：速度最快且结果最精确的深次微米设计实体验证工具； Calibre OPC与PSM：次波长光学制程修正及相偏移光罩的发展工具； ADvance MS：混合模拟讯号设计解决方案； Eldo：晶体管阶层的仿真工具； EldoRF：射频分析工具； IC Station：全订制型集成电路设

3、计与察看的整合式工具流程。电路板与系统设计 Board Station系列：不受限制的企业设计环境； Expedition系列：最适合个别设计人员或小型工程团队的设计环境； AutoActive RE：最佳的绕线作业环境，不但能立刻增加工程师的生产力，还能与Expedition及Board Station整合在一起； DMS：数据管理系统。工具简介设计技术平台Mentor Graphics公司面向“IP/ASIC/SoC设计环境平台”提供定制IC芯片设计技术、混合信号混合语言SoC的仿真验证技术、FPGA与PCB设计技术、系统设计技术等。 定制IC设计领域Mentor Graphics公司提供

4、DAIC、IC Station、Eldo以及Calibre等技术和产品构成完善高性能的定制IC设计全流程； 混合信号混合语言的IC/ASIC/SoC仿真验证提供行业最著名并且支持最完备的ADMS环境平台，支持包括C、SystemC、SystemVerilog、Verilog、VHDL、SPICE等在内的广泛设计抽象的完整的芯片级验证和分析； 大规模复杂的数字ASIC和SoC设计Mentor Graphics公司领先的仿真验证技术、硬件软件协同验证技术、DFT技术、物理验证技术以及硬件仿真器技术都是行业最领先的解决方案，并且成功地应用在广泛的设计实践中； 芯片和模块封装有SuperMax产品系列

5、，支持集成电路芯片、MCM以及混合电路的封装设计和分析； 系统设计Mentor Graphics处在行业的最前沿，包括FPGA设计技术FPGA Advantage、板级系统设计技术DxDesigner/Expedition、系统物理分析技术以及嵌入式软件技术等。设计规则与物理验证为了保证集成电路设计的成功流片及具有更高的成品率，代工厂商都会依据工艺水平设定众多的设计规则，对版图图形进行约束。由于采用的工艺不同，代工厂商不同，因此设计规则也不尽相同。设计规则主要取决于代工厂商加工工艺，即使采用相同的工艺。在设计过程中，由于人为或者工具的因素，不可避免会违反设计规则，要确保设计的质量，必须进行物理

6、验证，确保整个设计都是满足设计规则的。物理验证主要包含三部分的工作，即DRC（Design Rule Check）、LVS（Layout VS Schematic）和PEX（Parasitic EXtraction）。1. DRC主要进行版图设计规则检查，也可以进行部分DFM（Design For Manufacture）的检查（比如金属密度，天线效应），确保工艺加工的需求；2. LVS主要进行版图和原理图的比较，确保后端设计同前端设计的一致性；3. PEX则主要进行寄生参数的提取，由于在前端设计时并没有或者不充分的考虑金属连线及器件的寄生信息，而这些在设计中（特别是对于深亚微米设计)会严重影

7、响设计的时序、功能，现在要把这些因素考虑进来，用仿真工具进行后仿真，确保设计的成功。 物理验证工具Calibre DRC/LVSCalibre是业界所公认的深亚微米及纳米设计和半导体生产制造中物理验证的行业标准。Calibre提供了快速准确的设计规则检查（DRC）、电气规则（ERC）以及版图与原理图对照（LVS）功能。Calibre独到的层次化架构以及多项行业领先的专利技术大大简化了复杂ASIC/SoC设计物理验证的难度。Calibre的核心专利算法兼顾平面式处理技术与层次化处理技术相结合的结构特点。用户不需要针对芯片设计的类型来进行特殊设置，同时也可以根据直观、方便的物理验证结果浏览环境迅速

8、而准确地定位错误位置，并且与版图设计工具之间紧密集成实现交互式修改、验证和查错。Calibre的并行处理能力支持多CPU运算，能够显著缩短复杂设计验证的时间。与其相对应的工具有Synopsys的Hercules和Cadence的Assura。Calibre物理验证系列 Calibre DRC Calibre DRC-H Calibre LVS Calibre LVS-H Calibre Multithreaded Calibre CI Calibre Interactive Calibre DESIGNrev Calibre RVE/QDB-H Calibre MGCCalibre寄生参数提取

9、系列 Calibre xRC xCalibrate Calibre xRC-CBDFT测试设计系列DFTAdvisorDFTAdvisor利用友好的图形用户界面引导完成可测性分析并优化测试结构的插入，执行全面的测试规则检查，从而保证在ATPG之前不存在任何遗留的可测性设计问题。DFTAdvisor 测试综合工具自动插入测试结构电路，支持全扫描或部分扫描的测试逻辑，能够自动识别电路中的时序单元并自动转换成可扫描的单元，并能够把电路中可扫描的单元串接成扫描链，从而大大增强了IC和ASIC设计的可测试性。此外，利用它在设计过程的早期阶段进行可测性分析，测试综合生成和测试向量自动生成之前发现并修改违反

10、测试设计规则的问题，尽可能提高ATPG的效率并缩短测试开发的周期。 主要特点： 1、支持多种形式的设计输入。包括GENIE，EDIF，TDL，VHDL，Verilog； 2、支持Mux-DFF、Clocked-Scan和LSSD扫描结构； 3、支持多种扫描结构的插入。包括全扫描结构，多种可选的部分扫描结构和自动测试点的插入； 4、支持智能化的、层次化的测试逻辑的自动化插入； 5、通过密集的基于仿真的测试规则检查（超过140条测试规则）来确保高效率的可测性分析； 6、通过自动测试点插入与综合来加强设计的可测性； 7、通过插入测试逻辑电路自动纠正设计中违反可测性设计规则的部分； 8、支持版图层次上

11、的扫描链单元的次序控制，以提高测试逻辑插入过程中的时序有效性； 9、为后续的ATPG过程提供充分支持，生成ATPG工具要求的全部SETUP文件DFTInsightDFTInsight是与Mentor Graphics的ATPG工具包紧密集成的图形化调试工具，提供了方便的可测性问题的图形化调试手段。在DFTAdvisor、FastScan或FlexTest中都可调用DFTInsight生成电路图窗口显示信息，快速确定和解决可测性问题。它的电路图显示可以智能地将层次化设计的其它信息屏蔽，而只显示与可测性问题有关的电路。它根据标准网表信息生成电路图，不需要特殊的电路图符号支持，这个功能意味着DFTI

12、nsight能够以即插即用的方式插入用户选择的设计环境中。 主要特点： 1、通过图形化分析加速ASIC与IC的可测性调试； 2、根据设计规则检查结果进行原理图的动态划分，定位出可测性问题的发生位置； 3、根据故障分类信息结果进行原理图的动态划分，定位出ATPG工具没有覆盖的故障所在位置； 4、根据ATPG工具分析ATE机上失败的测试向量结果来帮助定位芯片上的故障位置； 5、可以在原理图上通过部件间的交互选择与跟踪来检查设计； 6、无需专门的库支持来进行原理图显示； 7、与FastScan、FlexTest和DFTAdvisor紧密集成FastScanFastScan是测试向量自动生成（ATPG

13、）工具，为全扫描IC设计或规整的部分扫描设计生成高质量的的测试向量。FastScan支持所有主要的故障类型，它不仅可以对常用的Stuck-at模型生成测试向量，还可以针对关键时序路径、transition模型生成at-speed测试向量、针对IDDQ模型生成IDDQ测试向量。此外FastScan还可以利用生成的测试向量进行故障仿真和测试覆盖率计算。 主要特点： 1、支持对全扫描设计和规整的部分扫描设计自动生成高性能、高质量的测试向量； 2、提供高效的静态及动态测试向量压缩性能，保证生成的测试向量数量少，质量高； 3、支持多种故障模型：stuck-at、toggle，transition、cri

14、tical path和IDDQ； 4、支持多种扫描类型：多扫描时钟电路，门控时钟电路和部分规整的非扫描电路结构； 5、支持对包含BIST电路，RAM/ROM和透明Latch的电路结构生成ATPG 6、支持多种测试向量类型：Basic，clock-sequential，RAM-Sequential，clock PO， Multi-load。 7、利用简易的Procedure文件，可以很方便地与其他测试综合工具集成； 8、 通过进行超过140条基于仿真的测试设计规则检查，保证高质量的测试向量生成； 9、FastScan CPA选项支持at-speed测试用的路径延迟测试向量生成； 10、FastS

15、can MacroTest选项支持小规模的嵌入模块或存储器的测试向量生成； 11、FastScan Diagnostics选项可以通过分析ATE机上失败的测试向量来帮助定位芯片上的故障； 12、ASICVector Interfaces选项可以针对不同的ASIC工艺与测试仪来生成测试向量FlexTestFlexTest的时序ATPG算法使它在部分扫描设计的ATPG领域拥有巨大的优势，可以显著提高无扫描或全扫描设计的测试覆盖率。其内嵌故障仿真器可以估计功能测试向量的故障覆盖率，然后在此基础上生成部分扫描电路结构的时序ATPG。 FlexTest还可以将ATPG和故障仿真任务在网络上进行分布计算，

16、大大提高运行速度； 主要特点： 1、提供对无扫描电路，部分扫描电路和全扫描电路生成高效时序ATPG； 2、支持多种故障模型：stuck-at、transition和IDDQ； 3、可以同时支持多种测试结构类型：Mux-DFF、Clocked-Scan和LSSD； 4、通过进行超过140条基于仿真的测试设计规则检查，保证高质量的测试向量生成； 5、可以使用已有的功能测试向量进行故障仿真，计算测试覆盖率； 6、FlexTest Distributor选项提供的分布处理技术可以加速ATPG与故障仿真过程； 7、与FastScan和DFTAdvisor共享数据库，使得DFT与ATPG流程效率更高； 8

17、、利用简易的Procedure文件，可以很方便地与其他组合ATPG工具集成MBISTArchitectMBISTArchitect可以灵活地在ASIC或IC中自动实现内嵌存储器阵列的RTL级BIST结构。MBISTArchitect支持多种测试算法，并支持用户自定义的测试算法。可以对一个或多个内嵌存储器自动创建BIST逻辑，完成BIST逻辑与存储器的连接，它能够在多个存储器之间共享BIST控制器，实现并行测试，从而显著缩短测试时间和节约芯片面积。另外，它的BIST结构中还包括故障的自动诊断功能，方便了故障定位和开发针对性的测试向量。 主要特点： 1、支持对多种形式的存储单元测试，包括：SRAM

18、、ROM、DRAM和多端口RAM； 2、支持多种存储器测试算法，包括：March C+、checkerboard、ROM、Unique Address和Data Retention等； 3、支持用户自定义的测试算法； 4、自动生成可综合的VHDL或Verilog格式的MBIST电路描述、仿真用的测试基准文件和综合批处理文件； 5、自动插入与连接BIST控制器到嵌入式存储器或外部存储器，缩短了设计与测试时间； 6、通过并行应用结构与并行测试过程来保证最快的测试速度； 7、能够提供诊断信息以进行失效存储单元的定位； 8、提供可选择的存储单元自动修复功能，提高成品率TestKompressTestK

19、ompress的EDT（Embedded Deterministic Test）算法使它在ATPG领域拥有无以伦比的技术优势，它在保证测试质量的前提下显著地（目前可达到100倍）压缩测试向量数目，从而大大提高产品测试速度，降低测试成本。它提供的嵌入式压缩引擎模块是一个通用IP，可以很方便地集成到用户的设计。 主要特点： 1、TestKompress处理流程与Fastscan完全兼容； 2、在保证测试质量的前提下成百倍地减少测试向量的数目，降低测试成本； 3、支持多种故障模型：stuck-at、transition和path-delay、IDDQ； 4、支持多种测试向量类型：Basic，cloc

20、k-sequential，RAM-Sequential，clock PO， Multi-load。 5、引入嵌入式压缩引擎IP不需要对系统逻辑进行任何更改，对电路的性能没有任何影响； 6、与FastScan和DFTAdvisor共享数据库，使得DFT与ATPG流程效率更高BSDArchitectBSDArchitect在逻辑综合之前的RTL设计阶段自动生成边界扫描电路和IO管脚的自动插入。为实现自动验证，它还生成一个可用于任何VHDL或Verilog仿真器的测试基准文件；此外，BSDArchitect形成设计的BSDL模型，为生成ATPG测试向量做准备。为了实现更好的性能可预测性和设计复用，也

21、可以直接插入实现在特定工艺上的边界扫描电路。在SOC测试中，BSDArchitect还利用IEEE 1149.1边界扫描结构中的自定义指令进行全片的测试管理。 主要特点： 1、BSDArchitect读入IC、ASIC或MCM设计的行为级VHDL或Verilog描述，生成符合IEEE1149.1边界扫描标准的VHDL或Verilog电路描述，并将它插入到原来的设计中； 2、支持实现IEEE 1149.1边界扫描结构中的自定义指令逻辑，实现对内部扫描和BIST的芯片级测试互连与测试过程控制，缩短IC实现周期； 3、可以实现直接插入针对特定工艺上的边界扫描电路； 4、支持IO管脚的自动插入，可以实

22、现直接插入针对特定工艺的IO管脚； 5、自动生成边界扫描描述语言（BSDL）文件, 提供到自动测试设备（ATE）的平滑过渡； 6、自动生成Verilog或VHDL格式的测试基准向量进行边界扫描逻辑的功能检查，包括对BSDL的自适应检查LBISTArchitectLBISTArchitect在ASIC、IC和IP内核中自动插入内建自测试（BIST）电路，以保证较高的故障覆盖率。它可以自动生成BIST结构（BIST控制器、测试向量发生器和电路特征压缩器）的可综合RTL级HDL描述，并快速进行故障仿真以确定故障覆盖率。它支持多时钟设计，可以在工作频率下进行at-speed测试，在选择内部测试点时使用

23、了MTPI专利技术将面积代价降至最低，确保设计完全处于BIST-ready状态。LBISTArchitect可以直接与BSDArchitect和ATPG工具进行接口。 主要特点： 1、内建自测试技术降低了芯片测试对ATE测试机memory容量的要求； 2、针对部件或系统进行内建自测试（BIST）的自动综合、分析与故障仿真，便于进行设计与测试的复用； 3、at-speed测试和多频率测试确保了高性能、高质量的测试设计； 4、全面的BIST设计规则检查确保了易用性、减少了设计时间、缩短了设计面市时间； 5、专利的MTPI技术能够在获得最大故障覆盖率的同时将对设计的影响减至最低； 6、BIST部件的

24、RTL综合和与工艺无关，可以保证设计复用；7、配合BSDArchetect可实现层次化的LBIST电路连接关系IC Station混合信号工具系列IC Station SDL完整而成熟的模拟/混合信号集成电路设计的全套解决方案。从电路图设计、SPICE仿真、混合信号电路仿真、RF电路仿真直到版图设计、验证、寄生RC参数提取等，整套流程都有成熟的工具被广泛使用。其中混合信号仿真工具ADMS Dual Lang plus RF StnADMS为第一个解决混合信号验证挑战的EDA工具，是目前业界最成功的混合仿真工具。EldoEldo是高性能、高精度的SPICE晶体管级仿真器，而且大大提升了速度，支持

25、行为级的描述。相比于其它的SPICE仿真工具，Eldo具有更为优秀的收敛性，并能够极大的缩短仿真分析时间。Eldo完全兼容Hspice的Model。Modelsim SEModelSim是HDL语言仿真器，具有快速的仿真性能和最先进的调试能力，支持众多的ASIC和FPGA厂家库，是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。全面支持VHDL和Verilog语言的IEEE 标准，以及IEEE VITAL 1076.495标准，支持C语言功能调用,支持C模型、基于SWIFT的SmartModel逻辑模型和硬件模型的仿真。它具有丰富而又易用的图形用户界面，提供最友好的调试环境，为加快调试

26、提供强有力的手段。PCB设计软件mentor公司的PCB设计软件：PADs，Expedition，BoardStation。PADS2007 原理图设计工具PADS Logic DxDesigner（简称DX），PADS I/O Designer 仿真分析工具HyperLynx，HyperLynx Analog，HyperLynx Thermal PCB设计布线工具PADS Layout，PADS Router，PADS AutoRouterPADS High-speed Routing 生产制造相关工具CAMCAD Professional visECAD CAMCAD Data Suite

27、 CAMCAD Test Suite eSight DFM BOM Explorer Data Exchange CAMDOCS Expedition2005版的被称为Expedition.Suite，现在被称为Expedition Enterprise（EE），更多的被叫做WG（workgroup）、EXP。Expedition Enterprise2007包含以下软件工具： 原理图设计工具DxDesigner，I/O Designer，Constraint Editor，System RF Design 仿真分析工具HyperLynx，HyperLynx Analog，HyperLynx

28、ThermalICX / TAU Quiet Expert PCB设计布线工具Expedition PCB Topology Router TeamPCB Xtreme Design FabLink XE Automation RF Design 数据管理工具DMS Library Manager 生产制造相关工具CAMCAD Professional visECAD CAMCAD Data Suite CAMCAD Test Suite eSight DFM BOM Explorer Data Exchange CAMDOCS 以前的版本中还包含原理图设计工具：Design Capture（

29、简称DC）。在WG2005中，有两种原理图工具：DC和Dx，但是DC只走CDB流程，而Dx走CDB流程和netlist流程对于CDB流程和netlist流程来说，他们是两种完全不同的设计思路。在EE2007和WG2005中，原理图工具只有Dx。WG2005中使用CDB流程时，与expedition链接的操作是：pile CDB；2.package CDB.使用netlist流程时，与expedition链接的操作是：1.create refdes；2.create PCB netlistBoardstation又被称为Boardstation Enterprise（EN）。BSXE2007包含

30、以下软件工具： 原理图设计工具I/O Designer，Board Architect Design，Architect Constraint Editor，System RF Design 仿真分析工具HyperLynx，HyperLynx Thermal，ICX / TAU Quiet Expert AccuSim II PCB设计布线工具Topology Router，TeamPCB Board Station，RE Board Station，XE Xtreme Design，Automation FabLink XE Pro RF Design 数据管理工具DMS 生产制造相关工具C

31、AMCAD Professional visECAD CAMCAD Data Suite CAMCAD Test Suite eSight DFM BOM Explorer Data Exchange CAMDOCSExpedition Enterprise（ExpeditionPCB）特点描述1. 具有网络浮动的功能。Expedition Enterprise所有软件模块均可实现网络浮动；2. 可以对原理图及PCB板进行中文标注；3. 支持PCB的高频电路设计。Expedition Enterprise PCB Pro.的PCB分析既支持经典的SI仿真，也支持GHz所需的眼图分析、过孔建模、误码率分析等；4. 高效率无网格自动布线器。Expedition Enterprise的PCB布线器是基于形状的实时45度的无网格自动布线器，工作效率为目前EDA行业里最高的，同时，其自动布线层没有任何限制；5. 原理图（DxDesigner）与PCB（Expedition PCB）之间可实现正、反向标注；6. PCB支持总线方式布线，同时支持用户自行任意选择定义的组线布线；7. PCB布线具有推挤功能。Ex