AvalonST总线规范要点.docx

1、AvalonST总线规范要点Avalon-ST总线规范6.1介绍Avalon流传输(Avalon-ST)接口可以被用户用来作为各组件的数据通信接口，该接口具有高带宽、低延时和非双向的特点。典型应用场合包括多数据流、数据包和 DSP数据的传输。Avalon-ST接口信号可以被描述成传统的数据流接口，即支持传输单个数据流而不需关 心通道数和数据包的大小范围。 接口也支持更加复杂的协议， 包括突发传输，和数据包在多个通道间交错传输等功能。图 6.1显示了典型的Avalon-ST接口应用。图6.1 Avalon-ST接口典型例子所有的Aval on-ST源端口和目标端口不可以与第三个端口互相相连 (译

2、者注：只能两两相连)。但是，如果两个端口对一个应用空间提供了兼容的功能，自适应逻辑可以允许这些 端口互连。6.1.1 性能指标下面是 Avalon-ST 的一些突出的性能指标：低延迟，高吞吐量的点到点数据传输 支持多通道传输和灵活的在多个通道间交错传输 单边的信号传输信道，提供数据包错误、数据包开始和结束的标志 支持数据突发传输自适应接口6.1.2 术语和概念本节定义了 Avalon-ST 总线协议中的术语和协议。Avalon-ST 流传输系统 Avalon 流传输系统包括一个或多个 Avalon-ST 端口，用来发 送或接收数据流。流传输系统如图 6.1 所示。包括 Avalon-ST 接口

3、，用来从系统输入端 接收数据并传输到输出端；和 Avalon-MM 接口，用来允许软件控制其中的控制和状态 寄存器。Avalon-ST 流传输组件典型的系统中，使用 Avalon-ST 接口连接的多个功能模块叫 做组件。设计者需要同时配置组件和接口，以完成一个系统。源端口、 目标端口和连接当两个组件连接时， 数据从源端口流向目标端口。 源端口 和目标端口的互连叫做连接。反馈反馈是一种机制， 目标端口可以发送信号， 使得发送端口停止发送数据。 当目 标组件的 FIFO 已经是满状态或者它的输出口被阻塞时， 目标端口通常使用反馈信号停 止数据流。总线对反馈的支持是可选的。传输周期和准备周期传输是从

4、指数据和控制信号从源端口传到目标端口的操作。 对 于数据接口来说，准备周期指目标端口等待的周期数，以保证可以接收传输。通道一一通道指物理或者逻辑上的路径或者连接， 信息由通道从一个端口到达另一个端口。数据包一一数据包指一起发送的数据和控制信号的集合。一个数据包可能包括一个包头，使得路由器或者其他的网络设备将数据包发送到正确的目标端。 本规范不定义数据包的格式，而是由应用程序定义。 Aval。n-ST的数据包的长度可变，可以在多个通道间交错传输。在 Avalon-ST接口中，数据包的使用是可选的。6.2 Avalon-ST 接口信号在Avalon-ST总线的源端口和目标端口的每个接口信号对应一个

5、 Avalon-ST的信号类型。Avalon-ST的接口可能只包含一个实例模块的信号。所有的 Avalon-ST的信号类型在源端口和目标端口的含义都是相同的。表6.1列出了构成一个 Avalon-ST的数据接口的信号类型。表 6.1 Aval on-ST 接口信号信号类型宽度方向必须描述基本信号ready1目标-源否咼时，表明目标端口可以接收数据。目标端口在周期n拉高ready信号，表示周期n+readyLatency为准备完成的周期。在此期间，源端口可以使valid有效并传输数据。源端口在没有ready信号输入时不能被反馈。同样 的，目标端口在没有ready信号输出时不能发送反 馈。vali

6、d1源-目标否valid 信号置高表示源端到目的端的信号是有效 的。在vaild刚被置高后的准备周期，目的端采集 数据总线和其他源端到目的端的信号，而在其他 周期时候这些信号将会被忽略。data1-256源-目标否数据信号从源端口发送到目标端口，一般的数据包从通过data信号发送。data信号的内容和格式 将在后面的参数中定义。cha nnel0-8源-目标否定义了本周期发送数据的通道数。如果一个接口支持channle信号，则必须疋义maxChannel参数。error1-255源-目标否一进制位组合的形式，用来标记本周期正在传输 的数据中的的错误。error中的单个位对应的错误 由模块的er

7、rorDescriptor属性定义。包传输信号startofpacket1源-目标否源端口置高表明数据包的开始en dofpacket1源-目标否源端口置高表明数据包的结束empty1源-目标否数据包发送结束的周期指示本数据包中的空符号 的数目。在一次传输中如果只有一个符号， empty信号是无用的。如果 endofpacket没有置咼，本信 号无效。6.2.1信号极性表6.1所示的所有信号均为高电平有效。622信号时序本节介绍Avalon-ST信号时序等问题。6.2.2.1同步接口Avalon-ST连接的所有传输均在关联时钟的上升沿发生。从源端口输出到目的端口的所有信号必须在时钟的上升沿从寄

8、存器输出，包括 data, channel和error信号。输入到目的端口的信号不需要寄存器锁存。在源端口寄存器输出信号保证 了高频率的数据操作，同时消除了模块到模块的非反向逻辑寄存器。6.2.2.2时钟使能可以决定本组件是否正在被使能。配合 Aval。n-ST总线的组件可能包括一个供内部逻辑使用的时钟使能输入，但是必须小心设计，保证接口控制信号的时序仍然 符合协议的要求。6.3 Avalon-ST 接口属性表6.2列出了构成 Avalon-ST接口的特性。表 6.2 Avalon-ST 接口属性属性名称默认值允许数值范围描述dataBitsPerSymbol81-512定义了每一个符号包含的

9、二进制位数。例女口，面向字节的接口有 8位宽度的符号。这个值不一定是2的整数幕。readyLate ncy00-8疋义了 ready信号的有效/无效与准备好数据传输的时间关系，每个接口的设置都是独立的。maxCha nnel00-255本接口支持的数据传输的最大通道数。errorDescriptor0字符串列表一个字符列表描述了错误和 error信号的比特位的对应关系。列表的长度必须和 error信号比特位的数目一致，列表的第一个字 符串对应的是 error中的最高位。例如，一 个信号表中的单词的错误的描述有点错误 关联的每个。该信号的长度是错误的列表 必须相冋，因为在数位和第一个单词的列 表

10、中适用的最咼位。例如， crc overflow表明error信号的bit1表明的是CRC错误， bit0表明的是溢出错误。6.4基本数据传输在所有情况下，数据的源端口和目标本节定义了从一个源端口到目标端口的数据传输。端口都必须符合规范。目标端口没有责任检测协议上的错误。6.4.1信号的具体细节本节介绍了数据传输必须遵守的基本 Avalon-ST协议。它突出了设计的灵活性，选择Avalon-ST，可以满足用户特定的需求。图6.1显示了基本的 Avalon-ST接口的信号。如图所示，基本的 Avalon-ST接口信号包括从valid， data, error和channel。目标端口可以使用 r

11、eady信号用于反馈。图6.2标准的Avalon-ST接口信号Data Source Data Sink readyvalid kdata error channelchannel1 startofpacket endofpacket empty 6.7.1信号的具体细节本节介绍了这三个信号的具体细节。startofpacket startofpacket在所有的支持包传输接口中都是必须的，以确定包头数据传输的时钟周期。该信号的值仅在 valid信号拉高时有意义。endofpacket endofpacket在所有的支持包传输接口中都是必须的， 以确定包尾数据传输的时钟周期。该信号的值仅在 v

12、alid信号拉高时有意义。startofpacket和endofpacket信号可能在同一时钟周期拉高。当两次包传输之间没有空闲周期时,startofpacket信号可以紧跟前一次包传输的 endofpacket信号。empty empty为可选信号。表明最后一个数据包发送的时，数据线上有效符号的数目。目的端口仅在 endofpacket信号为高时检测empty信号值。空符号总是数据流的最后几个符号，即在低位数据线上传输。当接口 data信号宽度超过一个符号的宽度时，有效的数据宽度是变化的，这样的接口是必须使用 empty信号。empty信号的数据范围是Iog2（每个时钟周期发送的符号数 ）。

13、6.7.2协议的细节和“ 6.4节说明的 基本数据传输”的通信协议相比，包传输遵循相同的协议，只是增加了 startofpacket， endofpacket 禾口 empty 信号。图6.11显示了一次源端口到目的端口的一次包传输，共传输 17字节，且readyLatency 参数为0。数据传输发生在第1, 2, 4，5, 6周期，此时ready信号和valid信号均为高。在 周期1, startofpacket信号为高，最开始的4个字节被发送。在周期6, endofpacket信号为高， empty信号值为3，表明发送包尾数据的 4个符号中有3个为空符号。因为 Avalon-ST遵守大端格式，在周期 6中，数据线的高位 data31:24上为有效信号。图6.11包传输1 2 3 4 5 6 7咖-LrLTLrLrLrLrLrLiready