数字钟的设计.docx

1、数字钟的设计物理与电子工程学院数字电子技术基础课程设计报告书 设计题目： 数字钟的设计 专 业： 电子信息科学与技术 班 级： 11电科本1 学生姓名: 孙娜 学 号: 2011171124 指导教师： 袁晶晶 2013年12月 18日物理与电子工程学院课程设计任务书专业： 电子信息科学与技术 班级： 11电科本1 学生姓名 孙娜 学号 2011171124课程名称数字电子技术基础设计题目 数字钟的设计设计目的、主要内容（参数、方法）及要求设计目的：1 巩固和掌握数字电子技术的基本理论和知识，加深对课程知识的理解；2 掌握常用电子电路的设计方法，培养学生设计、分析问题和解决问题的综合能力；3

2、培养学生对工程设计的思维方式和步骤，培养识图、绘图能力以及独立学习的能力；4 掌握对模电/数电进行仿真的软件基本应用。设计内容及要求：设计一个时钟器，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进制。工作量2周时间，每天3学时，共计42学时进度安排第1-2天：明确课程设计任务及要求，查找资料，包括仿真软件等第3-6天：电路的总体设计第7-11天：电路的调试第12-14天：撰写课程设计报告主要参考 资料1. 康华光等.电子技术基础（数字部分）(第五版）M.北京:高等教育出版社,20062. 毕亚军.电子工艺与课程设计M. 北京:电子工艺出版社,20113. 张常年,王振红

3、,综合电子设计与实践M.北京:清华大学出版社,20084. 王毓银.数字电路逻辑设计M. 北京:高等教育出版社,2006指导教师签字教研室主任签字摘 要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。如多用于数控机械、医疗设备、汽车等。 数字钟的设计方法有许多种：可用中小规模集成电路组成数字钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成数字钟；还可以利用单片机来实现数字钟等等。这些方法都各有其特点，其中利用单片机实现的数字钟具有编程灵活，并便于功能的扩展。关键字：数字钟； 设

4、计方法；用途；编程灵活；目 录1 设计目的 12 设计要求 12.1 设计指标 12.2 设计要求 13 设计原理及其框图 13.1 数字钟的构成 13.2 数字钟的工作原理 24 各功能块电路图 65 总结 65.1 设计体会 65.2 对该设计的建议 7 参 考 文 献 8 1 设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。2 设计要求 2.1 设计指标 时间以24小时为一个周期； 显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标

5、准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 2.2 设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试；3 设计原理及其框图 3.1 数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 3-1所示为数字钟的一般构成框图。其组成成分主要有以下几种：晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定

6、准确的32768HZ的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路 分频器电路将32768HZ的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的

7、工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为数码管。3.2 数字钟的工作原理1）晶体管振荡电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从

8、而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HCOO。2）分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是

9、计数器电路，一般采用多级2进制计数器来实现。例如，将32746HZ的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器。常用的2进制计数器有74HC393等。 本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。）时间计数单元 时间计数单元有时计数、分计数和秒

10、计数等几个部分。 时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC930，其内部逻辑框图如图2.3所示。该器件为双2-5-1-0异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。 秒个位计数单元为进制计数器，无需进制转换，只需将与（降沿有效）相连即可。（下降没效）与Z秒输入信号相连，为向上的进位信号与十位计数单元的相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进位的计数单元的相

11、连 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用片74LC390实现12进制计数功能的电路如图3-6所示。另外，图3-6所示电路中，尚余进制计数单元，正好可作为分频器Z输出信号转化为Z信号之用。4）译码驱动及显示单元 计数器实现了对时间的累计以8421BCD码形式输出，选用

12、显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5）校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本RS触发器的校时电路，一般电路都有整点报时功能，即在时间出

13、现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30,选蜂鸣器为电声器件。4 各功能块电路图1.一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0-9显示，以次来检查数码管的好坏。 4511驱动电路：2.利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从09显示。74390十进制计数器：3.利用一

14、个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从06显示。 74390六进制计数器： 4.利用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从059显示。 六十进制电路： 5.利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位。 双六十进制电路： 6.利用CD4060电阻及晶振连接成一个分频晶振电路。 分频晶振电路: 7.利用74HC51D和74HC00及电阻连接成一个校时电路。 校时电路: 8.利用74HC30和蜂鸣器连接成整点报时电路，利用两个六十进制和一个十 二进制连接成一个时、分、秒都会进位的电

15、路。5 总结5.1 设计体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。又例如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接。5.2 对该设计的建议此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。 参 考 文 献1康华光等. 电子技术基础（数字部分）(第五版）M.北京:高等教育出版社,20062毕亚军. 电子工艺与课程设计M.北京:电子工艺出版社,20113张常年,王振红. 综合电子设计与实践M.北京:清华大学出版社,20084王毓银. 数字电路逻辑设计M.北京:高等教育出版社,2006