电子工程师面试题库要点.docx

1、电子工程师面试题库要点部分电子工程师面试题模拟、模拟电路( Analog Circuit )：处理模拟信号的电子电路 模拟信 号：时间和幅度都连续的信号 (连续的含义是在某以取值范围那可以 取无穷多个数值)。数字、数字信号指幅度的取值是离散的，幅值表 示被限制在有限个数值之内。 二进制码就是一种数字信号。 二进制码 受噪声的影响小， 易于有数字电路进行处理， 所以得到了广泛的应用。CMOS (Complementary Metal Oxide Semiconductor),互补金属氧化 物半导体，电压控制的一种放大器件。是组成 CMOS 数字集成电路 的基本单元。 MCU(MicroContr

2、ollerUnit) 中文名称为微控制单元，又 称单片微型计算机(SingleChipMicrocomputer)或者单片机，是指随着 大规模集成电路的出现及其发展，将计算机的 CPU、RAM 、ROM、定时数器和多种 I/O 接口集成在一片芯片上，形成芯片级的计算机， 为不同的应用场合做不同组合控制。RISC( reduced instruction set computer，精简指令集计算机)是一种 执行较少类型计算机指令的微处理器，起源于 80 年代的 MIPS 主机 (即 RISC 机)， RISC 机中采用的微处理器统称 RISC 处理器。这样一来，它能够以更快的速度执行操作(每秒执

3、行更多百万条指令，即MIPS)。因为计算机执行每个指令类型都需要额外的晶体管和电路元 件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。CISC、DSP、ASIC、FPGAASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设 计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货 周 期 供 货 的 全 定 制 ， 半 定 制 集 成 电 路 。 与 门 阵 列 等 其 它 ASIC（Application Specific IC） 相比，它们又具有设计开发周期短、设 计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可 实时在线检验等优点3、 基尔霍夫定律

4、的内容是什么？（仕兰微电子）基尔霍夫定律（ Kirchhoff Law ） 基尔霍夫电流定律 （KCL ）： 对任一集总参数电路中的任一节点， 在任一瞬间，流出该节点的所有电流的代数和恒为零。基尔霍夫电压定律 （KVL ）： 对任一集总参数电路中的任一回路， 在 任一瞬间，沿此回路的各段电压的代数和恒为零。4、 平板电容公式 C= S/4 n kd5、 三极管曲线特性。 （未知）6、描述反馈电路的概念，列举他们的应用。 （仕兰微电子） 反馈是将放大器输出信号 （电压或电流 ）的一部分或全部 ,回授到放大 器输入端与输入信号进行比较 （相加或相减 ）,并用比较所得的有效输 入信号去控制输出 ,这

5、就是放大器的反馈过程 .凡是回授到放大器输入 端的反馈信号起加强输入原输入信号的 ,使输入信号增加的称正反馈 .反 之则反 .按其电路结构又分为 :电流反馈电路和电压反馈电路 .正反馈 电路多应用在电子振荡电路上 ,而负反馈电路则多应用在各种高低频 放大电路上 .因应用较广 ,所以我们在这里就负反馈电路加以论述 .负反馈对放大器性能有四种影响 :1.负反馈能提高放大器增益的稳定性 . （温度稳定性）2.负反馈能使放大器的通频带展宽 .3.负反馈能减少放大器的失真 .4.负反馈能提高放大器的信噪比 .5.负反馈对放大器的输出输入电阻有影响。7、负反馈种类 电压并联反馈，电流串联反馈，电压串联反馈

6、和电流并联反馈8、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 补偿后的波特图。（凹凸）频率补偿是采用一定的手段改变集成运放的频率响应， 产生相位和频 率差的消除。使反馈系统稳定的主要方法就是频率补偿 .常用的办法是在基本电路或反馈网络中添加一些元件来改变反馈放 大电路的开环频率特性 （主要是把高频时最小极点频率与其相近的极 点频率的间距拉大 ）,破坏自激振荡条件 ,经保证闭环稳定工作 ,并满足 要求的稳定裕度 ,实际工作中常采用的方法是在基本放大器中接入由 电容或 RC 元件组成的补偿电路 ,来消去自激振荡 .9、怎样的频率响应算是稳定的，如何改变频响曲线。 （未知） 右半平面

7、无极点，虚轴无二阶以上极点。10、基本放大电路种类，优缺点，特别是广泛采用差分结构的原因。 （未知）共射放大电路具有较高的放大倍数； 输入和输出信号相位相反； 输入电阻不高； 输出电阻取决于 Rc 的数值。若要减小输出电阻，需要减小 Rc 的阻 值，这将影响电路的放大倍数。 共集电极电路电压放大倍数小于 1；输入和输出信号同相； 输入电阻较高，信号源内阻不很低时仍可获取较大输入信号； 输出电阻较小，所以带负载能力较强。因此，它多用于输入级或输出 级。对由于衬底耦合产生的输入共模噪声有着抑制作用11、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分 量。（未知）11、 画差放的两个输

8、入管。 （凹凸）12、 画出由运放构成加法、减法、微分、积分运算的电路原理图。并 画出一个晶体管级的运放电路。 （仕兰微电子）13、 用运算放大器组成一个 10 倍的放大器。（未知）14、 给出一个简单电路， 让你分析输出电压的特性 （就是个积分电路）， 并求输出端某点的 rise/fall 时间。 （Infineon 笔试试题 ）15、 电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电 压分别为 C 上电压和 R 上电压，要求绘制这两种电路输入电压的频 谱，判断这两种电路8、给出一个差分运放，如何相位补偿，并画补为高通滤波器，何为低通滤波器。当RC16、有源滤波器和无源

9、滤波器的原理及区别 ？（新 太硬件）17、 有一时域信号 S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）, 当其通过低通、带通、高通滤波器后的信号表示方式。 （未知）18、 选择电阻时要考虑什么？（东信笔试题）19、 在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电 平，这个单管你会用 P 管还是 N 管，为什么？（仕兰微电子）20、 给出多个 mos 管组成的电路求 5 个点的电压。 （Infineon 笔试试题 ）21、 电压源、电流源是集成电路中经常用到的模块，请画出你知道的 线路结构，简单描述其优缺点。 （仕兰微电子）22、 画

10、电流偏置的产生电路，并解释。 （凹凸）23、 史密斯特电路 ,求回差电压。（华为面试题）24、晶体振荡器 ,好像是给出振荡频率让你求周期 （应该是单片机的 ,12 分之一周期 ） （华为面试题）25、LC 正弦波振荡器有哪几种三点式振荡电路， 分别画出其原理图。 （仕兰微电子）26、VCO 是什么 ,什么参数 （压控振荡器 ?） （华为面试题）27、锁相环有哪几部分组成？（仕兰微电子）28、锁相环电路组成，振荡器（比如用 D 触发器如何搭）。（未知）29、求锁相环的输出频率，给了一个锁相环的结构图。 （未知）30、如果公司做高频电子的，可能还要 RF 知识，调频，鉴频鉴相之 类，不一一列举。（

11、未知）31、 一电源和一段传输线相连（长度为 L,传输时间为T）,画出终端 处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波 形图。（未知）32、 微波电路的匹配电阻。 （未知）33、 DAC 和 ADC 的实现各有哪些方法？（仕兰微电子）34、A/D 电路组成、工作原理。 （未知）35、实际工作所需要的一些技术知识 （面试容易问到 ）。如电路的低功 耗，稳定，高速如何做到，调运放，布版图注意的地方等等 ,一般会针对简历上你所写做过的东西具体问， 肯定会问得很细 （所以别把什 么都写上，精通之类的词也别用太多了） ，这个东西各个人就不一样 了，不好说什么了。（未知）数字电路1、同步

12、电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有 固定的因果关系。3、什么是 线与 逻辑，要实现它，在硬件特性上有什么具体要求？ （汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用0C门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻4、什么是 Setup 和 Holdup 时间？（汉王笔试）5、 setup和holdup时间，区别.（南山之桥）6、 解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。（

13、未知）7、 解释setup和hold time violation ,画图说明，并说明解决办法。（威 盛 VIA2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输 入信号和时钟信号之间的时间要求。 建立时间是指触发器的时钟信号 上升沿到来以前， 数据稳定不变的时间。 输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个 T 就是建立时间 -Setup time. 如不满足setup time这个数据就不能被这一时钟打入触发器，只有在 下一个时钟上升沿， 数据才能被打入触发器。 保持时间是指触发器的 时钟信号上升沿到来以后，数据稳定不变的时间。如果

14、hold time 不 够，数据同样不能被打入触发器。建立时间 （Setup Time）和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变 的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。 如果不满足建立和保持时间 的话，那么 DFF 将不能正确地采样到数据， 将会出现 metastability 的 情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持 时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险 怎样消除。（仕兰微电子）9、什么是竞争与冒险现象？怎样判断？如何消除？（

15、汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时， 导致到达该门的时间不一致叫竞争。 产生毛刺叫冒险。 如果布尔式中 有相反的信号则可能产生竞争和冒险现象。 解决方法： 一是添加布尔 式的消去项，二是在芯片外部加电容。10、你知道那些常用逻辑电平？ TTL 与 COMS 电平可以直接互连吗？ （汉王笔试）常用逻辑电平： 12V， 5V，3.3V ； TTL 和 CMOS 不可以直接 互连，由于 TTL 是在 0.3-3.6V 之间，而 CMOS 则是有在 12V 的有在 5V 的。 CMOS 输出接到 TTL 是可以直接互连。 TTL 接 CMOS 需要 在输出端口加一上拉电阻

16、接到 5V 或者 12V。11、如何解决亚稳态。（飞利浦大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认 的状态。当一个触发器进入亚稳态时， 既无法预测该单元的输出电平， 也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期 间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种 无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、IC 设计中同步复位与 异步复位的区别。（南山之桥）13、MOORE 与 MEELEY 状态机的特征。（南山之桥）14、多时域设计中 ,如何处理信号跨时域。 （南山之桥）15、 给了 reg的setup,hold时间，求中间组

17、合逻辑的delay范围。（飞 利浦一大唐笔试）Delay q还有clock的delay写出决定最大时钟的因素，同时给出表达式。 （威盛 VIA2003.11.06 上海笔试试题）18、 说说静态、动态时序模拟的优缺点。 （威盛 VIA 2003.11.06 上海 笔试试题）19、 一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛 VIA 2003.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。 （未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异） ，触发器有几种（区别，优点）

18、 ，全加器等等。（未知）22、卡诺图写出逻辑表达使。 （威盛 VIA 2003.11.06 上海笔试试题）23、 化简 F（A,B,C,D）二 m（1,3,4,5,10,11,12,13,14,15）的和。（威盛）24、 please show the CMOS inverter schmatic,layout and its cross sectionwith P-wellprocess.Plot its transfer curve （Vout-Vin） And also explain the operation regi on of PMOS and NMOS for each seg

19、me nt of the tran sfer curve?（威 盛笔试题 circuit design-beijing-03.11.09）25、 To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、 为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）un XCox 乂W/L?27、 用 mos 管搭出一个二输入与非门。 （扬智电子笔试）28、 please draw

20、 the transistor level schematic of a cmos 2 input AND gate and explain which input has faster responsefor output rising edge.（less delaytime）。（威盛笔试题 circuit design-beijing-03.11.09）29、 画出 NOT,NAND,NOR 的符号，真值表，还有 transistor level 的 电路。（ Infineon 笔试）30、 画出 CMOS 的图，画出 tow-to-one mux gate。威盛 VIA 2003.11

21、.06 上海笔试试题）31、 用一个二选一 mux 和一个 inv 实现异或。（飞利浦大唐笔试）32、 画出Y=A*B+C的emos电路图。（科广试题）33、用逻辑们和emos电路实现ab+cd。（飞利浦大唐笔试）34、画出 CMOS 电路的晶体管级电路图， 实现 Y=A*B+C（D+E） 。（仕 兰微电子）35、利用 4 选 1 实现 F（x,y,z）=xz+yz 。（未知）36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实 现（实际上就是化简） 。37、给出一个简单的由多个 NOT,NAND,NOR 组成的原理图， 根据输 入波形画出各点波形。（ Inf

22、ineon 笔试）38、为了实现逻辑（ A XOR B ） OR （C AND D ），请选用以下逻辑 中的一种， 并说明为什么？ 1）INV 2）AND 3）OR 4）NAND5）NOR 6）XOR 答案： NAND （未知）39、用与非门等设计全加法器。 （华为）40、给出两个门电路让你分析异同。 （华为）41、 用简单电路实现，当A为输入时，输出B波形为（仕兰微电 子）42、 A,B,C,D,E进行投票，多数服从少数，输出是 F （也就是如果 A,B,C,D,E 中 1 的个数比 0 多，那么 F 输出为 1，否则 F 为 0），用与 非门实现，输入数目没有限制。 （未知）43、 用波形

23、表示 D 触发器的功能。（扬智电子笔试）44、 用传输门和倒向器搭一个边沿触发器。 （扬智电子笔试）45、用逻辑们画出 D 触发器。（威盛 VIA 2003.11.06 上海笔试试题）46、画出 DFF 的结构图 ,用 verilog 实现之。（威盛）47、画出一种 CMOS 的 D 锁存器的电路图和版图。 （未知）48、D 触发器和 D 锁存器的区别。（新太硬件面试）49、 简述latch和filp-flop的异同。（未知）50、 LATCH 和 DFF 的概念和区别。（未知）51、 latch与register的区别，为什么现在多用register行为级描述中latch如何产生的。（南山之

24、桥）52、 用 D 触发器做个二分颦的电路 .又问什么是状态图。（华为）53、 请画出用 D 触发器实现 2倍分频的逻辑电路？ （汉王笔试）54、 怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）55、 How many flip-flop circuits are needed to divide by 16? （Intel） 16 分 频？56、 用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage 输出 carryout 禾口 next-stage.（未知）57、 用 D 触发器做个 4 进制的计数。（华为

25、）58、 实现 N 位 Johnson Counter,N=5 （南山之桥）59、 用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，1 5进制的呢？ （仕兰微电子）60、 数字电路设计当然必问 Verilog/VHDL ，如设计计数器。 （未知）61、 BLOCKING NONBLOCKING 赋值的区别。（南山之桥）65、请用 HDL 描述四位的全加法器、 5分频电路。 （仕兰微电子）66、用 VERILOG 或 VHDL 写一段代码，实现 10 进制计数器。（未 知）67、用 VERILOG 或 VHDL 写一段代码，实现消除一个 glitch 。（未 知）68、一个状态机的题

26、目用 verilog 实现（不过这个状态机画的实在比 较差，很容易误解的） 。（威盛 VIA 2003.11.06 上海笔试试题）69、描述一个交通信号灯的设计。 （仕兰微电子）70、画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。（扬 智电子笔试）71、设计一个自动售货机系统，卖 soda 水的，只能投进三种硬币，要正确的找回钱数。 （1）画出fsm （有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）72、 设计一个自动饮料售卖机，饮料 10 分钱，硬币有 5 分和 10 分两 种，并考虑找零： （ 1 ）画出fsm （有限状态机）；（2）用ve

27、rilog编程，语法要符合fpga设计 的要求；（3）设计工程中可使用的工具及设计大致过程。 （未知）73、 画出可以检测 10010串的状态图 ,并 verilog 实现之。（威盛）74、 用 FSM 实现 101101 的序列检测模块。（南山之桥）a 为输入端， b 为输出端，如果 a 连续输入为 1101 则 b 输出为 1 ，否 则为 0。例如 a： 0001100110110100100110b： 0000000000100100000000请画出 state machine 请用 RTL 描述其 state machine （未知）78、 sram, falsh memory,及d

28、ram的区别？（新太硬件面试）79、 给出单管 DRAM 的原理图（西电版数字电子技术基础 作者杨颂华、 冯毛官 205 页图 914b）, 问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降 低温度,增大电容存储容量） （ Infineon 笔试）81、名词 :sram,ssram,sdram名词 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description Langu

29、ageSDR: Single Data Rate压控振荡器的英文缩写 （VCO） 。 动态随机存储器的英文缩写 （DRAM） 。 名词解释,无聊的外文缩写罢了,比如 PCI、 ECC、 DDR、 interrupt、 pipeline、IRQ,BIOS,USB,VHDL,VLSI VCO（ 压控振荡器 ） RAM （动态随机存储 器）, FIR IIR DFT（ 离散傅立叶变换）或者是中文的，比如：a.量化误差b.直方图c.白平衡3、什么叫做OTP片（OTP （次性可编程）、掩膜片，两者的区别 何在？（仕兰微面试题目）OTP 与掩膜 OTP 是一次性写入的单片机。过去认为一个单片机产品 的成熟

30、是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而 OTP 型单片机价格不断下降， 使得近年来直接使用 OTP 完成最终产品制造更为流行。 它较之掩膜具有生产周期短、 风险小的特点。近年来， OTP 型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在片编程技术（In SystemProgramming）。未编程的OTP芯片可采用裸片 Bonding 技术或表面贴技术， 先焊在印刷板上， 然后通过单片机上 引出的编程线、串行数据、时钟线等对单片机编程。解决了批量写 OTP 芯片时容易出现的芯片与写入器 接触不好的问题。使 OTP 的裸片得以广泛使用，降低了产品的成本。编程线与

31、I/O 线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有 ISP 功能的 OTP。4、你知道的集成电路设计的表达方式有哪几种？ （仕兰微面试题目）5、描述你对集成电路设计流程的认识。 （仕兰微面试题目）一般来说 asic 和 fpga/cpld 没有关系！ fpga 是我们在小批量或者实验中采用的，生活中的电子器件上很少见到的。而 asic 是通过掩膜得到的，它是不可被修改的。至于流程，应该是前端、综合、仿真、后端、检查、加工、测试、封装。6、简述 FPGA 等可编程逻辑器件设计流程。 （仕兰微面试题目）通常可将 FPGA/CPLD 设计流程归纳为以下 7 个步骤，这与 ASIC 设计有相似之处。1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自 90 年代初，Verilog、VHDL 、AHDL 等硬件描述语言的输入方法在大规模设计中 得到了广泛应用。2.前仿真（功