多路智力抢答器的课设.docx

1、多路智力抢答器的课设多路智力抢答器的设计报告目录一. 设计任务和要求-(2)1.1. 设计任务-(2)1.2. 设计要求-(2)1.3. 基本功能-(2)1.4. 扩展功能-(3)二. 设计的方案的选择与论证-(3)2.1.总体方框图-(4)2.1.方案论证-(4)三. 电路设计计算与分析-(5)3.1.主体电路的设计-(5)3.1.1.优先编码电路的设计-(5)3.1.2.锁存器电路的设计-(7)3.1.3.译码器电路的设计-(10)3.1.4.主体电路-(11)3.2.扩展电路的设计-(12)3.2.1.脉冲产生电路-(12)3.2.2.定时电路-(13)3.2.3.扩展电路-(15)3.

2、3.电路工作原理-(15)四. 总结及心得-(16)五. 附录-(17)六. 参考文献-(19)一. 设计任务和要求1.1设计任务利用数字电子电路的知识设计一个多路智力竞赛抢答器.1.2.设计要求(1) 设计完成的抢答器适合参赛人数8名选手进行比赛.(2) 主持人可以对整个系统的清零,抢答开始进行控制.(3) 抢答开始倒计时,选手抢答20秒内有效.(4) 抢答器具有锁存与显示功能,当选手按动按钮,锁存并显示相应的发光二极管.(5) 抢答器具有优先锁存功能,选手抢答实行优先锁存,优先抢答选手的编号一直保存到主持人将系统清零为止.(6) 支持人.选手,观众都能准确,公正,直观地判断出第一抢答者.1

3、.3.基本功能1).设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0、S1、S2、S3、S4、S5、S6、S7. 2).给节目主持人设置一个控制开关,用来控制系统的清零(编号现实数码管灭灯)和抢答的开始. 3).抢答器具有数据锁存功能和显示的功能.抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时扬声器给出音响提示.此外,要封锁输入电路,禁其他选手抢答.有限抢答选手的编号一致保持到主持人将系统清零为止. 1.4.扩展功能如下: 1).抢答器

4、具有定时抢答的功能,且一次抢答的时间可以由主持人设定.当节目主持人启动”开始”开关后,要求定时器立即减计时,并用显示器显示,同时扬声器发出短暂声的响,声响持续时间0.5s左右. (2).参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止. (3).如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器显示00.二. 设计方案的选择与论证2.1.总体方框图基本原理设计框图如图1所示,主要分主持人和选手分别进行分析设计. 图12.2方案论证 抢答器的构成框图如图1所

5、示。它主要由开关阵列电路、触发锁存电路、编码器、数码管几部分组成. 在它的主体电路中，抢答按钮按下后，信号通过优先编码电路，从而封锁其他抢答通道，并通过锁存器锁上抢答通道信号，并通过译码电路后由7段数码管显示。并且，优先编码电路受扩展电路的定时信号控制，当倒计时为0，则锁上抢答电路，停止抢答。若有抢答信号后，也能控制扩展电路中的定时电路，使其停止计时，并将抢答时间锁定。在它的扩展电路中，秒脉冲产生的电路通过定时电路控制抢答时间，并通过译码电路后由7段显示器显示。该显示采用的是倒计时显示。当倒计时结束后，则产生控制 信号锁上抢答通路。同时，若有抢答信号，则锁上倒计时电路，时间显示在数码管上。三.

6、 电路设计与分析3.1.主体电路的设计3.1.1. 优先编码电路设计优先编码电路选择使用74LS148集成电路。74LS148是优先编码器，其允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。其管脚图如图2所示，逻辑真值表如图3所示.图2图3 74LS148逻辑真值表从以上的的真值表中可以得出，74ls148输入端优先级别的次序依次为I7，I6，I0 。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代码.优先编码部分电路设计如图4所示2图4 优先编

7、码部分电路3.1.2.锁存器电路的设计锁存器使用74LS279集成电路。74LS279中有4个RS锁存器，四个锁存器中有两个具有置位端（SA，SB）。当S为低电平、R为高电平时，输出端（Q）为高电平。当S为高电平、R为低电平时,Q为低电平。当S和R均为高电平时，Q被锁在已建立的电平。当S和R均为低电平时，Q为稳定的高电平状态。 对SA和SB，S的低电平表示只要有一个为低电平，S的高电平表示SA和SB均为高电平。其管脚图如图5 图5锁存器电路设计如图6所示图63.1.3.译码电路的设计译码电路使用74LS48集成电路。74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机

8、系统的显示系统中。其管脚图如图7所示，其真值表如表8所示，相应的7段共阴极数码管BS201管脚图如图9所示。 图7 图9译码器电路如图10所示图103.1.4.主体电路的电路设计如图11所示图113.2扩展电路的设计3.2.1.脉冲产生电路设计采用555定时器产生一个脉冲源，可以较好的控制脉冲占空比，脉冲频率等从而使设计更人性化。 555定时器脉冲产生电路如图12所示图12对应图12脉冲计算公式1=（R1+R2）C =(R1+R2)C2T2=R2C =R2C2故电路的震荡周期为T=T1+T2=（R1+2R2）C2震荡频率为f=3.2.2. 定时电路的设计定时电路采用的是倒计时显示，所以，采用7

9、4LS192集成电路，连接两位十进制减记数器。如图13所示。74LS192同步可逆递增、递减BCD计数器。74LS192的管脚图如图14所示。其功能如表15所示。图14 74LS192管脚图 图15 74LS192功能表对于实现显示电路的译码，则使用同主体电路的74LS148，数码管也使用7段共阴极数码管BS201.图13 定时器电路3.2.3.扩展部分电路如图16图16 扩展电路3.3 电路工作其工作方式为：接通电源后，主持人将开关拨到清零状态（接地状态），抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间，设定的时间为30秒；主持人将开关置开始状态（高电平状态），可以开始抢答，此时，定

10、时器倒计时。选手在定时时间内抢答时，则在数码管上显示最先抢答成功的选手的号码，其他选手抢答无效。这一过程经过：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。若在规定时间内没有抢答成功，则计时器显示“00”，并且禁止抢答。如果再次抢答必须由主持人再次操作清除和开始状态开关。四心得体会经过这次的设计，让我对数字电子的电路设计又有了新的体会。这次的电路是比较紧凑的，整个电路整体上分为两个部分，但是，两个电路却是紧密相连的。主体电路既受扩展电路的控制，同时也控制着扩展电路，对扩展电路而言也是及控制主体电路又受主体电路的控制。再设计的时候，我们必须先从部分电

11、路出发，将每一模块都设计出来，然后在将它们并在一起。在并在一起的时候，我们还要考虑控制电路的设计。我觉得控制电路是难点也是重点，必须要将所有芯片都考虑到才能设计出完整的控制电路，这一部分使我们受益匪浅。 要做好本次的课程设计，熟练地掌握课本上的理论知识是前提。这样才能对试验中出现的问题进行一定的分析和解决。当然能完成本次设计，更离不开老师辛勤地指导，老师能在百忙中来指导本人，使本人能更好地完成设计。总之，感谢老师的指导！ 五附录附录一：元件清单附录二：总设计电路图 六参考文献1 康华光.电子技术基础 模拟部分（第四版）.高等教育出版社.1987 2.王毓银. 数字电路逻辑设计. 高等教育出版社. 2005 3.赵淑范.电子技术试验与课程设计. 清华大学出版社.2006 4.赵淑范、王宪伟. 电子技术实验与课程设计. 清华大学出版社.2006. 5.陈有卿，叶桂娟. 555时基电路原理、设计与应用. 电子工业出版社. 2007