QuartusⅡ81入门教程一个Verilog程序的编译和功能仿真.docx

1、Quartus81入门教程一个Verilog程序的编译和功能仿真Quartus 8.1入门教程（一个Verilog程序的编译和功能仿真）Quartus 是Altera公司推出的专业EDA工具，支持原理图输入、硬件描述语言的输入等多种输入方式。硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。接下来我们对这种智能的EDA工具进行初步的学习。使大家以后的数字系统设计更加容易上手。第一步：打开软件 快捷工具栏：提供设置（setting），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找

2、到。 信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。注意以下命名要一致。第二步：新建工程（filenew Project Wizard）1 工程名称：如果有已经存在的文件就在该过程中添加，软件将直接将用户所添加的文件添加到工程中。2添加已有文件（没有已有文件的直接跳过next）3 选择芯片型号（我们选择MAX3000A系列下的EPM3256AQC208-10芯片） (注：如果不下载到开发板上进行测试，这一步可以不用设置)4 选择仿真，综合工具（第一次实验全部利用quartus做，三项都选None，然后next）5 工程建立完成（点finish）第三步：添加文件（f

3、ilenew VHDL file），新建完成之后要先保存。第四步：编写程序以实现一个与门和或门为例，Verilog描述源文件如下：module test(a,b,out1,out2);input a,b;Output out1,out2;assign out1=a&b;assign out2=a | b;endmodule然后保存源文件；第五步：检查语法（点击工具栏的这个按钮（start Analysis & synthesis）点击确定完成语法检查第六步：（锁定引脚，点击工具栏的（pin planner）(注：如果不下载到开发板上进行测试，引脚可以不用分配)双击location 为您的输入输

4、出配置引脚。第七步：整体编译（工具栏的按钮（start Complilation）第八步：功能仿真（直接利用quratus进行功能仿真）1 将仿真类型设置为功能仿真（AssignmentssettingSimulator Settings下拉Function）2 建立一个波形文件：（newVector Waveform File）然后导入引脚（双击Name下面空白区域Node Finderlist点击）： 接下来设置激励信号（单击选择TimingMultiplied by 1）设置b信号源的时候类同设置a信号源，最后一步改为Multiplied by 2然后要先生成仿真需要的网表（工具栏processingGenerate Functional Simulation Netlist）接下来开始仿真（仿真前要将波形文件保存，点击工具栏开始仿真）：观察波形，刚好符合我们的逻辑。功能仿真通过。第九步：下载（点击（Programmer），再点击Hardware Setup配置下载电缆,单击弹出窗口的“Add Hardware”按钮，选择并口下载ByteBlasterMV or ByteBlasterMV，单击“Close”按钮完成设置。CPLD器件生成的下载文件后缀名为.pof，点击下图所示方框，选中下载文件，然后直接点击start按钮开始下载）点击该按钮开始下载完！