整点报时数字钟课程设计.docx

1、整点报时数字钟课程设计信息工程学院课程设计报告书（2009 /2010 学年第二学期）课程名称 ： 电子技术课程设计 题 目 ： 能整点报时的电子表 专业班级 ： 自动化111 学生姓名 ： 胡义海 学 号： 6100311301 指导教师 ： 康耀明 设计成绩 ： 1课程设计目的让学生掌握组合逻辑电路、时序逻辑电路和数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；提高电路布局布线和检查和排除故障的能力；培养书写综合实验报告的能力。2系统的方案设计21简述数字电子钟是一种用数字显示秒分时日的记时装置，与传统的机械钟相比，他具有走时准确

2、显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站码头机场等公共场所的大型数显电子钟。22课程设计题目描述和要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟；（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；（3）画出框图和逻辑电路图，写出设计、实验总结报告；（4）选做：整点报时。在59分50秒输出一高电平驱动鸣声器发生。2.3数字电子钟基本原理 2.3.1数字电子钟的逻辑图如图1所示由振荡电路、分频器、计数器、显示器和校时电路组成。振构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入秒计

3、数器，秒计数结果通过秒译码器译码并且通过显示器显示出来，当达到60时向分位进位，分位和十位也是如此。2.3.2可手动校正：能分别进行秒分时日的校正。只要将开关置于手动位置，可分别对秒分时日进行手动脉冲输入调整或连续脉冲输入的校正。2.3.3整点报时。整点报时电路要求在每个整点前鸣叫。图1数字钟逻辑电路图3 系统的详细设计3.1脉冲产生和分频电路3.1.1脉冲产生和分频电路的设计石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程

4、一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。石英振荡电路图如图2所示。图2 石英振荡电路图3.1.2馆建器件74 LS74的介绍在晶振产生震荡进行第二次分频时用到分频器件74LS74。其引脚图如图3所示。图3 74LS74引脚图3.1.3关键器件CD4060的介绍秒脉冲发生器是数字钟的核心部分，它的精度和稳度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形分频获得1Hz的秒脉冲。如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出。CD4060引脚图和真值表如图4所示，连接方式如图5所示。图4 CD4060引脚图和真值表图5 C

5、D4060连接方式3.2计时电路3.2.1分，秒计时电路的设计秒分为6060进制计数器。秒分均为60进制，即显示0059，它们的各位为十进制，十位为六进制。数字钟采用计数器使用的是CD4510加减计数器，数字钟采用的是加计数功能。其其连接图如图6。整个系统由脉冲电流从CLK端输入，驱动计数器CD4510计数，CD4510以8421BCD码进行十进制计数，并接把结果传输给译码器CD4511，CD4511将其译码驱动共阴极数码管显示出数字。其中秒的各位直接向十位进位，其进位信号直接输给十位的CLK端。秒的十位为六进制计数器，只要将其输出的11.14角接入与门回送到RST端即可。仅为连接图如图7分位

6、其功能和秒位类似，在此就不一一列出了，不过，其各位的脉冲信号要接秒十位的进位信号，其他都一样。图6 CD4510连接图图7 秒分进位连接图3.2.2小时计时电路的设计小时为24进制计数器。小时为24进制，即显示0023，它们的各位为十进制，十位为2进制。数字钟采用计数器使用的是CD4510加减计数器，数字钟采用的是加计数功能。其连接方法是十位的11角和个位的14角接入一个与门回送到十位和个位的RST端，其连接图如图8。图8 小时进位连接图3.2.3关键器件CD4510的介绍表一 十进制同步加减计数器CC45113.3显示译码电路3.3.1显示译码电路的设计CD4510与CD4511相连，CD4

7、511的连接方式为3.4角接电源。5角接地。7.1.2.6角分别接计数器来的信号。9到15分别接显示器的各角。其连接图如图9。图9 CD4511连接图本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。连接图如图10所示。图10 CD4511以显示管连接图3.3.2关键器件CD4511和数码管的介绍CD4511 是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。其引脚图如图11所示。 图11 CD4511引脚图在CD4511中LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以

8、便观测七段显示器是否正常。当LT=1，则正常*。BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA 之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。CD4511和数码管的链接原理图如图12图12 CD4511和数码管的链接原理图LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DC

9、BA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输入数据为何，皆不影响其输出，其输出abcdefg 仍保留原来在LE 由0 转为1 以前的资料。3.4校时电路3.4.1校时的电路的详细设计在刚刚开机接通电源时，由于时分秒均为任意值，所以，需进行调整。置开关在手动位置，分别对时分秒日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。在数字钟中采用了一个74LS00和74LS08两个集成电路块，用到了其内部两个与非门和两个与门。其连接方法如图14：图14 校时电路图其中，当正常计时时S1、S2、S3都打向右侧。让进位信号能够正常进位，当需要调整时，只需将要调整的位的开关打向左侧然后控制

10、S4即可。3.4.2关键器件RS触发器的详细介绍在开关S4后加一个有两个与非门构成的RS触发器，其目的是消除因操纵开关而产生的抖动，防止干扰。电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图15所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 图15 RS触发器基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一

11、般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置

12、位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。 3.当R=S=1时，触发器状态保持不变。 触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当R=S=0时，触发器状态不确定 在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这

13、种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。3.5整点报警电路当时计数器在每次计到整点前十秒时，需要报时，这可用译码电路来解决，即当分为59时，则秒在计数到50时，输出一延时高电平，直至秒计数器计到60时，结束这高电平脉冲，输出的高电平驱动鸣声器鸣叫。在数字钟采用鸣声器作为发声器件，由于与门输出电压太小所以接一三极管放大电流驱动鸣声器。报时电路开头分别将秒的十位的6 、14角接入与门分的个位2 、 6角十位的6、 14角分别接入与门，并且将其输出全部接入一与门，之后连一电阻减小电流输入到三极管，最后由三极管组成的放

14、大电路驱动鸣声器。其电路图16、17所示。图16 报时电路1图17 报时电路2图18 电路原理图图19 电路pcb版图4 心得体会我的课程设计是“具有整点报时功能的数字钟”，通过本次设计我乐在其中。数字钟的硬件设计是数字电子技术课程设计传统的课题之一，其生命力就在于知识的综合化。数字钟的设计课题虽然是一个很小的课题，但是它确是一个完整的系统，所谓“麻雀虽小，五脏俱全”。 我重点研究的是振荡、分频、校正和整点报时四部分，其它的计数、译码和显示三部分则由我的同组人某某同学完成。 首先是振荡部分，它是数字钟设计中非常重要的一部分。我使用的芯片是555定时器，它的功能很强大，可以构成施密特触发器、单稳

15、态触发器和多谐振荡器。它产生的1KHz的信号作为分频器的输入信号，其他芯片协同工作。 其次是分频部分，它是用两块双二十进制同步计数器CC4518完成的，它提供整个电路所使用的频率，如，校正所用的2Hz以和整点报时所用的500Hz和1KHz。 再有就是校正部分和整点报时部分，校正使数字钟在实际工作中更加的准确，而报时是数字钟中最常见的功能。 对于数字钟的设计，各个功能的实现都使用的是硬件，它对于每个人的动手能力是一次巨大的考验。 设计时，发现还有许多不足的地方需要改进。虽然简单的功能都能实现，但它在使用上还不够人性化，比如，不能实现定点报时的功能，闹铃的声音需要设置成人们喜欢的类型，人们在使用时

16、经常需要定闹铃，这给人们带来了不便。 在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。所有的这些心得会对我以后的学习和工作有帮助作用。 非常感谢同学给予的帮助，使我能够顺利的完成课程设计。在这个过程中我所学到的知识将使我终身受用。5 参考文献1 赵广林看图快速学 Protel 99SE 电路设计与制版电子工业出版社2 康华光电子技术基础 数字部分高等教育出版社3 康华光电子技术基础 模拟部分高等教育出版社4 赵保经，CMOS集成电路M. 北京国防工业出版社，19965电子线路设计实验测试第三版，谢自美 主编，华中科技大学出版社课程设计评 语课程设计成 绩指导教师（签字） 年 月 日注：此表必须在同一页面。