计算机系统结构基础习题.docx

1、计算机系统结构基础习题第三.四章习懸 一、选择题1.对真值0表示形式唯一的机器数是_B 。A.原码 B.补码和移码 C.反码D.以上都不对2.某机字长8位.采用补码形式（其中1位为符号位），则机器数所能表示的围是 C 。A.-127127 B. -128128 C 一 128+127 D. 0、2553用n + 1位字长表示定点数（其中1位为符号位），它所能表示的整数国是_A,它所能表示的小数围是DA.OW I N I W 2 1 B 0W I N I W 2 宀一 1C OW I N I Wl-2-w D 0 W I N I W 1 2-1-订机器数釆用补码形式（含1位符号位），若寄存器容为

2、9BH,则对应的十进制数为 CA.-27 B. -97C. -101 D. 1555.若9BH表示移码（含1位符号位人其对应的十进制数是A移码符号位用1表示正数，用0表示负数A.27 B. -27C. -101 D. 1016.设奇存器容为10000000.（移码，符号位为1,表示正0）若它等于0,则为 A.原码 B.补码C.反码 D.移码7.设寄存器容为10000000,若它等于-128,则为 A.原码B.补码C.反码D.移码8.设寄存器容为10000000,若它尊于-127.则为 CA.原码B.补码C.反码D.移码9.设寄存器容为10000000,若它等于-0,则为A0A.原码B.补码C.

3、反码D.移码10设寄存器容为11111111,若它等于H27,则为 A.原码 B.补码C反码 D.移码11大部分计算机的减法是用 实現。A将被减数加到絨数中 B从被减数中减去减数C补数的相加I）从减数中减去被絨数在原码一位乘中，符号位单独处理，参加操作的数是A最高位有进位B最高位进位和次高位进位异或结果为0C最高位为1D最高位进位和次高位进位异或结果为115.在定点机中执行算术运算时会产生溢出，其原因是 16.在浮点机中，下列说法_ 是正确的。A.尾数的第一数位为1时，即为规格化形式。B.尾数的第一数位与数符不同时，即为規格化形式。C.不同的机器数有不同的规格化形式。D.尾数的第一数位为0时，

4、即为规格化形式。17.在浮点机中，判断原码规格化形式的原则是_A.尾数的符号位与第一数位不同B.尾数的第一数位为1,数符任意。C.尾数的符号位与第一数位相同。D.阶符与数符不同。18.在浮点机中，判断补码规格化形式的原则是 。A.尾数的第一数位为U数符任意。B 尾数的符号位与第一数位相同。C.尾数的符号位与第一数位不同。D.阶符与数符不同。19.设机器数字长8位（含1位符号位人若机器数BHA为原码，则算术左移一位得 算术右移一位得A.F4II EDH B. B4H 6DHC. E4II 9DU D. B5H EDH20.运算器的主要功能是进行 。A.算术运算。 B.逻辑运算C.算术逻辑运算 D

5、.初等函数运算21 运算器由许多部件组成.其核心部分是 。A.数据总线 B算术逻辑运算单元C.累加寄存器 D.多路开关22.定点运算澤用来进行 。A.十进超数的加法运算B.定点运算C.浮点运算D.既进行浮点运算也进行定点运算。23串行运算器结构简单，其运算规律是 。A.由低位到高位先行进行进位运算B.由高位到低位先行进行进位运算C.由低位到高位逐位运算D.由高位到低位逐位运算21.四片74181和一片74182相配合，具有如下 种仅为传递功能。A.行波进位B.组（小组）并行进位，组（小组）问并行进位C.组（小组）并行进位，组（小组问行波进位D.组行波进位，组问并行进位25早期的硬件乘法器设计中

6、，通常釆用加和移位相结合的方法，具体算法是 ，但需要有 控制。A.串行加法和串行移位触发器B.并行加法和串行左移计数器C.并行加法利串行右移计数器D.串行加法和串行右移触发器25.下面有关浮点运算器的描述正确的是 （多项选择）。A.浮点运算器可用两个松散连接的顶点运算部件（阶码部件和尾数部件）来实现B.阶码部件可实現加、减.乘、除四种运算C.阶码部件只进行加、减和比较操作D.尾数部件只进行乘、除操作26计算机中表示地址时，釆用 oA.原码 B.补码C.反码 D.无符号数27.浮点数的表示围和精度取决于 A.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D

7、.阶码的机器数形式和尾数的机器数形式28.崔浮点机中 是隐含的。A.阶码B.数符C.尾数D.基数29.ALU 属于 oA时序电路 B组合逻辑电路C控制器 D寄存器30.在运算器中不包含 。C ALU D地址寄存器31.下列叙述中正确的是 。（多项选择）A定点补码运算时，其符号位不参加运算B浮点运算可白阶码运算利尾数运算两部分组成C阶码部件在乘除运算时只进行加、减操作D浮点数的正负由阶码的正负符号决定E尾数部件只进行乘除运算32加法弄采用先行进位的目的是 oA优化加法器的结构B节省器材C加速传递进位信号D増强加法器结构33在定点补码运算器中，若采用双符号位，当 时表示结果溢出。A双符号位相同 B

8、双符号位不同C两个正数相加 I）两个负数相加34下列说法中 是错误的。A符号相同的两个数相见时不会产生溢出的B符号不同的两个数相加是不会产生溢出的C逻辑运算是没有进位或错位的运算D浮点乘除运算需进行对阶操作35釆用規格化的浮点数是为了 。A増加数据的表示围 B方便浮点运算C防止运算时数据溢出 I）增加数据的表示精度36在浮点数加减法的对阶过程中， 。A.将被加（减）数的阶码向加（减）数的阶码看齐B.将加（减）数的阶码向被加（减）数的阶码看齐C.将较大的阶码向较小的阶码看齐D.将较小的阶码向较大的阶码看齐 二、填空燧1设机器数字长8位（含1位符号位），若机器数为80H （十六进制），当它分别代表

9、原码、补码、反码.和移码时， 等价的十进制整数分别为A_、B_、C_和D_。2釆用浮点表示时，若尾数为规格化形式，则浮点数的表示国取决于A_的位数，精度取决于B_的位数， C确定浮点数的正负。3.巳知寄存器位数为8位，机器数取1位符号位，设其容为1110101当它代表无符号数时，逻辑左移一位后得A_, 逻辑右移一位后得B_o当它代表补码时，算术左移一位后得C_,算术右移一位后得D_。4浮点运算器由A_和B_组成，它们都是C_运算器。前者只要求能执行D_运算，而后者要求 能进行E_运算。5現代计算机中，通常将运算器和A_制作在一个芯片，称为B_芯片。6 先行进位指的是A_。7运算器由许多部件组成

10、，除寄存器外，其核心部件是A_,记为B_o8若移码的符号为1,则该数为A_如若符号为0,则为B_数。9在原码.补码、反码和移码中，A_对0的表示有两种形式，B_对0的表示只有中形式。10设机器宇长位8位.-1的补码在整数定点机中表示为A_,在小数定点机中表示为B_o三、问答题1设浮点数字长16位，其中阶码5位（含1位阶符人尾数11位（含1位数符人写出（-29/1024）对应的浮点規格 化数的原码.补码.反码、和阶码用移码.尾数用补码形式。2.巳知十进制数x-41严+101.设机器数宇长8位（含1位符号位计算x+y补和x-y补，并给出相应的Z （零标 志）、V （溢出标志）利C （进位标志）。3

11、.巳知十进制数x=25/32尸-21/64.设机器数宇长8位（含1位符号位）计算x+y补和x-y补，并给出相应的Z （零 标志）、V （溢出标志）和C （进位标志）。4巳知二进钢数x二-0.1100, y二0.1001,按一位乘法计算x*y,要求列出详细过程，机器数形式自定。5.设 X =0.1101 x2,0,y = -0.1111x2其阶码5位（含2位阶符），补码表示：尾数7位（含2位数符），补码表示；求X+Y二？6在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？参考答案一、选择题1.B11.C12. C13. C14. D15. B16. C17. B18. C19.

12、C20. C21. B22. B23. C24. B25. C26. D27. C2&D29. B 30. D31. BC32. C33. B34. D35. D36. D二、填空题1.A.-0B.-128C.-127D. 02.A阶码B.尾数C.数符3.A. 11101010 B.01111010 C. 11101010 D. 111110104.A阶码运算器 B.尾数运算弄 C定点 D.加减 E加减乘除5.A.控制器 B. CPU6.A.高位的进位不必等低位的进位产生后再形成，高位的进位与低位的进位同时产生7.A算术逻辑运算单元 B. ALU8.A正 B.负9.A.原码、反码 B.反码.补

13、吗10.A. 1J111111 B. 1. 0000000三、问答题1设：x= (-29/1024)lo=-0. 0000011101-2 101X (-0. 1110100000)X原二 1, 0101： 1. 1110100000X补二 1, 1011； 1.0001100000X 反=1, 1010： L 0001011111阶码用穆码，尾数用补码的机器数形式是0. 1011： 1.00011000002.X补=11010111Y 补=01100101 -Y补=10011011x+y补二X补+丫补=0, 0111100, Z=0.V=0. OAx-y补二X补H-Y补二0, 1110010

14、, Z=0.V=LC=l3.x+y补二0. 0111010, Z=0. V二0.01x-y Ib= 1. 0001110. Z=0, V= L C=0 (过程略)4.按原码一位乘做乘法计算x y原=1,01101100.则x y0.01101100 (过程略)5.解:X戸00, 010； 00. 11010 Y,-00.011： 11.000101)对阶:Aj#=jxjy#=00,010 - 00.011 = 11.111即j1,则X的尾数右移一位，阶码加1,则X 00.011： 00.011012)尾数求和sj*Sy戸 00.01101 + 11.00010= 11.01111即X+Y二00

15、, Oil： 11.0111U3)規格化X+Yh是规格化形式。4)阶符为00,不溢出。则X+Y=(-0. 10001)X2”6 定点机中釆用单符号位判断补码加减运算是否溢出有两种方案。(1)参加运算的两个操作数(减法时絨数需连同符号位在每位取反，末位加1)符号相同，结果的符号又与操作数的符号不同，则为溢出。(2)求和时最高位进位与次高位进位异或结果为1时，则为溢出。第五章习题一、选择题1.存取周期是指 0A存储器的写入时问B存俸器进行连续写操作允许的最短问隔时问C存储器进行连续读或写操作所允许的最短问隔时问D以上都不对2.和辅存相比，主存的特点是 。A容量小，速度快，成本高B容量小，速度快，成

16、本低C容量大，速度快，成本高D容量大，速度慢，成本高3.一个16K*32位的存储器其地址线和数据线的总和是 oA 48 B 46 C 36 D 354.一个512KB的存储器，其地址线利数据线的总籾是 。5.某计算机字长是16位，它的存储容量是64KB,按字編址.它的寻址国是A 61K B 32KB C 32K D 16K6.某一 RAM芯片，其容量为512*8位，除电源和接地端外，该芯片引出线的最少数目是A 21 B 17 C 19 D187某一 RM芯片，其容量为32K*8位，除电源和接地端外，该芯片引出线的最少数目是一A 25 B 40 C 23 D 248.若主存毎个存储单元为16位，

17、则 。A其地址线为16根B其地址线数与16无关C其地址线数与16有关D以上描述均错误9.某存储器容量为32K*16位，则 。A地址线为16根，數据线为32根B地址线为32根，数据线为16根C地址线为15根，数据线为16根D地址线为15根，数据线为32根10下列叙述中 是正确的。A主存可由RAM和ROM组成B主存只能由ROH组成C主存只能由R组成D以上描述均錯误11.EPROH 是指 。A只读存储器B可编程的只读存储器C可擦除可编程的只读存储器D电可擦除可编程的只读存條器12.下述说法中 是正确的。A半导体RAN信息可读可写，且断电后仍能保持记忆B动态RAM是易失性RAM,而静态RAM中的存储信

18、息是不易失的C半导体R是易失性RM,而帝态RAM只有在电源不棹电时，所存信息是不易失的D动态RAM与挣态RAM中的存储信息趋是不易失的13.主存和CPU之问増加高速缓冲存储器的目的是 oA解决CPU和主存之问的速度匹配问题B扩大主存容量C既扩大主存容量，又提高存取速度D解决主存容量不足的问題14.在程序的执行过程中，Cache与主存的地址映射是由 。A操作系统来管理的B程序员调度的C由硬件自动完成的D以上均不正确15.Cache的地址映像中，若主存中的任一块均可映射到Cache的任一块的位置上，称作 。A直搂映射 B全相联映射 C组相联映射 D部分相联16.下列器件中存取速度最快的是 oA C

19、ache B主存 C寄存器 D硬盘二、填空题1.主存、快速缓冲存储器、通用寄存器、磁带都可用来存储信息，按存取时问由快至慢排列，其顺序是_A 。2._A_. B_和C组成三级存储系统，分级的目的是 Do3.半导体静态RAM依据 A 存储信息，半导体动态RAN依据B 存储信息。4.动态RAM依据A的原理存储信息，因此一般在B时问必须刷新一次。5.RAH的速度指标一般用A表示。6.动态半导体存储器的刷新一般有A_和_B_两种方式，之所以刷新是因为_C_。7.半导体待态RAM进行读/写操作时，必须先接受_A_信号，再接受 _B_和_C_信号。8.欲组成一个32K*8位的存储器，当分别选用1K初位，1

20、6K*1位，2K*8位的三种不同规格的存储芯片时，各需A_.B_ 和 _C_ 片。9.欲组成一个64K*16位的存储器，若选用32K*8位的存借芯片，共第A_片：若选用16KH位的存储芯片，则需_B_片：若选用1K判位的存储芯片共需_C_片。10主存储器容量通常以KB为单位，其中K=_Ao硬盘的容量通常以GB为单位，其中G=_B。11.主存储器为MB即等于_L KB,又可表示为 B12.当我们说16位徹机的主存储器容量是640KB时，表示主存储器有_A字节存储空问，地址号从 _B到 _C_(本題均要求写出十进制各位数值)13.主存和Cache的地址映像方法很多，饬用的有A、B和 C三种，在存储

21、管理上常用的替换 算法是D和E。14.Cache的命中率是指A ,命中率与B 有关。15.Cache是一种A存储器，用来解决CPU与主存之问 B不匹配的问题。现代的Cache可分为 C 和D两级，并将E和_F_分开设置。16.计算机系统中常用到的存储器有：(1) SRAM, (2) DRAM , (3) Flash, (4) EPROM, (5)玫盘存储器，(6)软盘存储器。其中非易失的存储器有 _A；具有在线能力的有 _B；可以单宇节修改的有 _C；可以快 速读出的存储器包括 D 。17.如果Cache的容量为128块，在直接映像下，主存中第i块映像到缓存第A块。18.在Cache主存的地址

22、映像中，A灵活性强，B成本最高。19.在写操作时.对Cache与主存单元同时修改的方法称为A,若每次只暫时写入Cache.直到替换时才写入 主存的方法称为B。20.个n路组相联映像的Cache中，共有M块数据。当门二1时，该Cache变为A 映像：当时，该Cache成为B 映像。21.层次化存储器结构设计的依据是_A o22.一个四路组相联的Cache共有64块,主存共有8192块，毎块32个字。则主存地址中的主存字块标记为A 位，组地址为B_位，宇块地址为C_位。三、问答题1.试比较RAN和ROM2试比较静态RAM和动态RAM3.存储器的主要功能是什么？如何衡量存储器的性能？为什么要把存储系

23、统分成若干不同的层次？主要有哪些层次？4.什么是刷新？刷新有几种方式？简要说明之5.存储芯片的地址译码有几种方式？是分析它们各自的特点及应用场合。6.简述主存的读/写过程7.提高访存速度可采取哪些措施？8.什么是快速缓冲存储器，它与主存有什么关系？9.什么是“程序访问的局部性？存储系统中哪一级釆用了程序访问的局部性原理？10使用4K*8位的RAH芯片组成一个容量为8K*16位的存储弄，画出结构框图，并标明途号线的种类、方向和条数。11.设CPU挂有16根地址线，8根数据线，并用111腿Q作为访存控制信号（低电平有效），用 尬 作为读/写控 制信号（高电平为读，低电平为写）。现有下列存储芯片:1

24、K*1位R, 4K*8位RAM, 2K*8位ROM以及74138亿马奇 和各种门电路，如图4. 14所示。画出CPU与存储芯片的连接图，要求：（1） 主存地址空间分配:8000H-87ITH徹系统程序区：8800H-8BFFH为用户程序区。（2） 合理选用上述存储芯片，说明各选几片。（3） 详细画出存储芯片的片选逻辑。12.在32题给出的条件下，画出CPU与存储芯片的连接图，要求：（1） 主存地址空问分配:A000-A7FFH徹系统程序区;A800H-AFFH为用户程序区。（2） 合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址围。（3） 详细画出存储芯片的片选逻辑。13某计

25、算机的主存容量为256K字，cache的容量为2K字，毎个字块为16字，访存地址为字地址，问：（1） 该cache可以容纳多少个块？（2） 主存的地址有多少位？（3） 在二路组相联映像方式下.设计主存的地址格式，画出主存地址格式图。M.某计算机的cache的容量为2K宇，毎块为16字。问：O该cache可以容纳多少个块？若主存容量是256K字，则有多少个块？主存的地址有多少位？O在直接地址映像方式下，主存中的第129块映像到cache中的哪一块？O画出主存地址格式图。参考答案一、 选择题1.C 2. A 3.B 4.C 5.C 6. C 7. A 8. B9.C 10. A ll.C 12.

26、C 13. A 14. C 15. B 16. C二、 填空题1.A.il用寄存器、快速缓冲存储器、主存、磁盘.磁带2.A. Cache B主存 C.辎存 D.提高访问速度、扩大存储容量3.A.触发器原理 B.电容存储电荷原理4.A.电容存储电荷 B. 2ms5.A.存取周期6.A集中刷新 B.分散刷新 C.存储电荷的电容放电7.A地址 B.片选 C.读/写8. A. 64B. 16C. 169. A.4B. 64C. 25610. A.1024B. 2他11. A.1021B. 2” B12. A.655360B.0 C. 65535913.A.直褛映像B.全相联映像C；组相联映像D.先进先

27、出算法(FIFO ) E.近期最少使用算法(LRU)14.A. CPU要访问的信息已在Cache中的比率B.Cache的块长和容量15.A高速缓冲 B.速度 C.片载Cache D片外Cache E.指令Cache I；数Cache17.A. i mod 12818.B.全相联映像B.写回法B.全相联A全相联映像19.A写直达法20A直接21.A程序访问的局部性22.A. 9 B.4 C.5三、问答题1.RAM是随机存取存储弄，在程序的执行过程中既可读出又可写人ROM是只读存储器，在程序执行过程中只能读出信 息，不能写人信息。2.棘态RAM和动态RAM都属随机存储器，即在程序的执行过程中既可读

28、出又可写人信息。但静态RAM靠触发器原理存 储信息只要电遽不掉电，信息就不丢失；动态RAM *电容存储电荷原理存储信息，即使电源不禅电，自于电容要放电, 信息也会丢失，故需再生。3存储器的主要功能是存放程序或各类数据。通常用存储容量、存取周期以及存倫器的带宽(毎秒从存储器读出或写 入二进制代码的位数)三项指标来反映存储器的性能。为了扩大存储器容量和提高访存速度，将存储系统分成若于不 同层次，有Cache一主存层次和主存一舗存层次。前考为使存借器与CPU速度匹史，在CPU和主存之问増设Cache离 速缓冲存储器，其容量比主存小，速度比主存快，用来存放CPU最近期要用的信息，CPU可直接从Cach

29、e中取到信息, 从而提高了访存速度。后者为扩大存储器容量，把主存和辅存统一成一个整体，从整体上看，速度取决于主存，容量 取决于辅存，称为虛存CPl；只与主存交换信息，但程序员可用指令地址码进行编程，其位数与虚存的地址空问对应。4动态RAM #电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时问（2 ms）,将所存信息读出再重新写人（恢复），这一过程称为刷新，刷新是一行一行进行的，由UPU自动完成。刷新通常可分集中刷新和分散刷新两种。巣中刷新即在2 ms时问，集中一段时问对存储芯片的毎行刷新一遍，在这 段时问里不能对存储器进行访问，即所谓死时问。分散刷新是将存储系统周期分为两半，前半段时问用来进行读/写 操作，后半段时问用来进行刷新操作，显然整个系统的速度降低了，但分散刷新没有存储器的死时问。还可瘠这两种 刷新结合起来，即异步刷新，这种刷新可在2ms时问对存储芯片的每一行刷新一遍，两行之问的刷新问隔时问为2（ns/ 芯片的行数。