Cadence165 基本规则设置.docx

1、Cadence165 基本规则设置Cadence16.5 基本规则设置在 PCB 设计中，设计规则主要包括时序规则、走线规则、间 距规则、信号完整性规则以及物理规则设置等。 1、间距规则设置1.1 修改默认间距（1）打开电路板，点击 Setup-Constraints-Constraint Manager，打开约束管理器见下图。左侧为 Worksheet selector 栏，可以选择要设置约束类型Electrical 设置电气约束，Physical 设置物理约束，Spacing 设置间距约束，Same Net Spacing 设置 Net to Net Spacing 之间的约束规则，Pro

2、perties 设置元件或网络属性，DRC 显 示 DRC 错误信息。（2）、选择 Spacing Constraint Set 前加号-打开 All layer， 选择 Line，右侧表格的数据表示 Line 到 Line，Thru Pin 等 的距离，默认距离为 5mil，我们这里设成 6mil,双击即可直 接输入数值，见下图在管理器下方有很多种类型，刚才我们只设置了线到其他的 距离，还可以设置管脚、过孔等到其他的距离，见下图（3）、在左侧 Worksheet selector 栏选择 All 将所有默认 间距值改为 6，见下图1.2 设定间距规则假定网络 VCC1V2 和需要比前面设置的

3、间距更 大。（）、选择 Objects-Create-Spacing Cset，见下图在弹出的 Create Spacing Cset 对话框中输入 10mil_space 如右图所示 （2）、单击 OK，在 Objects 栏出现新的规则吗 10mil_space， 改变表格区域的值全为 10，见下图1.3 分配约束（1）、选择 Spacing-打开 Net 前加号，打开 All layer，选 择 Line，如下图所示（2）、在右侧工作窗口 Objects 栏下找到网络 VCC1V2，单击 Referenced Spacing Cset 属性，出现一个下拉框，在下拉 框中选择我们刚才设置的

4、约束 10mil_space，同样 VCC3V3 同 样设置，见下图。这样网络 VCC1V2 和 VCC3V3 的间距特性就遵循新的约束规则 10mil_space，而其他没有分配的网络就遵循默认的约束 规则。（3）、关闭 Allegro Constraint Manager，保存文件。、物理规则设置2.1 修改默认物理规则 打开约束管理器，方法同上，找到 Physical在 Physical Constraint-All Layer 设置默认规则，直接输 入其值即可，见下图2.2 设置物理规则假设网络 VCC1V2 和 VCC3V3 需要比前面设置的线宽更大。 单击 Edit-Propert

5、ies进入属性编辑命令，在 Find 栏选择 Find By Name 见右图所示单击 More出现如右图所示的 Find by Name 找到网络 vcc1v2 Vcc3v3 单击进入 Selected objects 见右图，单击 Apply出现如右图 所示的属性 编辑窗口， 找到 Physical Constraint Set 见右图 输入一个 名称，单击 Apply如右图所示，显示属 性窗口将我们刚才设置 的属性显示出来了。 单击，。回到约束管理器，在栏出现新的规则名，选择 中的，输入单击 Net All Layer 找到网络 VCC1V2 和 VCC3v3，如下图所 示。网络物理规则

6、就设置好了。3、设定设计约束单击 Setup-Constraints-Modes，出现下图所示窗口在前面设置间距及物理规则之前可以在这里设置要检查的内容，见下图。4、电气属性规则打开约束管理器，选择 Electrical 电气属性，见下图在 Net/Signal Integrity 工 作 薄 中 包 含 Electrical Properties、Reflection、Edge Distortions、Estimated Xtalk、Simulated Xtalk、SSN 六种用于设置电气属性的选 项，几天内容如下（1）、Electrical Properties 选项Frequency 表

7、示网络的频率Period 表示网络的周期，如果在 Frequency 项中输入具体的 数值，在周期栏中会自动计算出频率，相应的当输入具体周 期的数值时，频率也会自动出现Duty cycle 表示占空比Jitter 表示时钟抖动值Cycle to measure 表示仿真时测量数据的周期（2）、Reflection 选项Overshoot:在 max 列中输入过冲约束，在 high actual 选项 中出现的为网络的实际高低电压，在 margain 选项中显示的 为最差情况的实际值和 max 的差值（3）、Edge Distortions 选项Edge secsitivity：标记网络或者扩展

8、接收端是否对单调性 敏感First incident switch：标记第一个波形到来时，是否需 要转换（4）、Estimated Xtalk 选项Active window 表示网络正处于转换或者产生噪声的窗口Senstive window 表示网络处于稳定和易受干扰的状态窗口 Ignore nets 表示计算串扰时可以忽略的网络Xtalk 表示 max 列填写受扰网络上最大允许的串扰Peak xtalk 表示 max 列填写一个干扰网络对受干扰网络上产 生的最大可以允许的串扰（5）、Simulated Xtalk 选项该工作表的内容与 Estimated Xtalk 工作表的约束内容相 同

9、，区别是 Simulated Xtalk 工作表用于查看仿真的串扰结 果，Estimated Xtalk 工作表用于预测串扰结果（6）、SNN 选项Max SSN 最大同时转换噪声 Power bus name 电源总线名 Ground bus name 地总线名 Actual 实际噪声Margin 裕量，如果为负值则将会有冲突发生 4.2 设置时序规则在 Net/Timing 下包含 Switch/Settle Delays 和 Setup/Hold（1）、Switch/Settle Delays 工作表主要用于设置可以允许第一个转换延时和最大建立延时，通过仿真对实际值和约束 值进行比较，得

10、出裕量值（2）、Setup/Hold 工作表中可以填写时钟的网络名称、周期、 时钟延时和时钟偏移等数值，将这些数值进行最终的比较， 会得出所创建的系统是否符合元件要求的建立保持时间4.3 设置走线规则在 Net/Routing 目录下可以看到包含 Wiring、 Vias 、 Impedance 、 Min/Max Propagation Delay 、 Total Etch Length、Differential Pair 和 Relative Propagation Delay（1）、Wiring 选项Topology：如果 verify schedule 选项设置为 yes 则进行 DR

11、C 检查，最大同时转换噪声，单位为 MV，格式为高或者低，单 击 schedule 栏中所对应的表格，在下拉列表中可以选择预 置的几个拓扑结构，包括菊花链（daisy-chaim）、星形（star） 等拓扑结构Stub length 设置菊花链走线时的最大短桩长度 Parallel 设置并行走线线段的线宽和线间距约束（2）、Impedance 选项在 Impedance 工作表内进行目标阻抗和偏差的设置，通过计算就可以得出实际值和裕量。注意叠层和材料的设置一定要正确，这样才能得出正确的结果（3）、在 Min/Max Propagation Delay 选项在 Min/Max Propagati

12、on Delay 工作表内可以进行引脚允许 的最大和最小传输延时设置，单击 Pin Pair 所对应的表格， 出 现 的 下 拉 列 表 中 具 有 Longest/Shortest Pin Pair 、 Longest/Shortest Driver/Receiver 和 All Drivers/All Receivers 等选项Longest/Shortest Pin Pair 将最小的延迟约束赋给最短的 引脚对，将最大的延时约束赋给最长得引脚对 Longest/Shortest Driver/Receiver 将最小的延迟约束赋给 最短的引脚对，将最大的延迟约束赋给最长的引脚对All D

13、rivers/All Receivers 将最大、最小约束赋给所有的 驱动/接收引脚对（4）、Total Etch Length 选项在 Total Etch Length 工作表内可以设置走线的最大和最小 长度，在该工作表中具有两项工作栏，分别是 unrouted net length 栏和 routed nanhattan ratio。前一个用来设置估 计的走线长度，后一个可以享受实际的曼哈顿比例（5）、Differential Pair 选项在 Differential Pair 工作表列可以指定差分对约束。 Uncoupled length 该选项栏限制差分对的一对网络之间的不匹配长度

14、，如果在 gather contrlo 一项中被设置为 ignore，则在实际不耦合长度上步包括俩个驱动和接收之间的耦合 带之外，也可以理解为差分对刚刚从芯片出来的走线通常是 不耦合的，这种不耦合具有一定的长度。如果工作将 gather contrlo 选项设置为 include，包含出芯片的这段不耦合长 度，这段不耦合的长度超过最大值时，则会产生冲突Phase tolerance 选项：该约束用来确保差分对成员转换时 是同向或者同步的，单位是时间 ns 或者长度 mil，Actual 数值是用来反映差分对成员的时间或者长度的差值，当实际 差分对走线的长度超过这个数值时，则会产生冲突Line

15、spacing 最小线间距约束，指的是差分对之间的最小距 离，Actual 数值值的是实际间距的最小值，如果该值小于 min 数值，则会产生冲突Coupling 设置的最小间距一定要小于或者等于 Primary gap 与“（-）tolerance”的数值，并且该值也一定要小于或者 等于 Neck gap 与“（-）tolerance”的数值Primary gap 设置的是差分对成员的理想宽度Neck width 该项设置的是最小允许的差分对宽度。当在比较 密集的区域走线的时候可能需要切换到 Neck 模式Neck gap 设置的是最小可允许的边到边的差分对线宽度，当 在比较密集的区域走线时，可能需要切换好 Neck 模式，最 小的可以允许的间距包括 Neck gap 与“（-）tolerance”的值，当差分对的间距值低于 ECSet 所指定的差分对网络的min neck width 选项时，Neck gap 可以覆盖任何 Primary gap 的数值（6）、Relative Propagation Delay 选项在 Relative Propagation Dela 工作表内可以进行对匹配的 传输延迟的设置