PCB布局布线.docx

1、PCB布局布线PCB布线设计（一）2004-4-8 18:14:35电子设计应用 Microchip公司/BonnieC.Baker（华强电子世界网讯） 在当今激烈竞争的电池供电市场中，由于成本指标限制，设计人员常常使用双面板。尽管多层板(4层、6层及8层)方案在尺寸、噪声和性能方面具有明显优势，成本压力却促使工程师们重新考虑其布线策略，采用双面板。在本文中，我们将讨论自动布线功能的正确使用和错误使用，有无地平面时电流回路的设计策略，以及对双面板元件布局的建议。自动布线的优缺点以及模拟电路布线的注意事项设计PCB时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较低，电路密度比较小

2、时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能带来严重的电路性能问题。例如，图1中显示了一个采用自动布线设计的双面板的顶层。此双面板的底层如图2所示，这些布线层的电路原理图如图3a和图3b所示。设计此混合信号电路板时，经仔细考虑，将器件手工放在板上，以便将数字和模拟器件分开放置。采用这种布线方案时，有几个方面需要注意，但最麻烦的是接地。如果在顶层布地线，则顶层的器件都通过走线接地。器件还在底层接地，顶层和底层的地线通过电路板最右侧的过孔连接。当检查这种布线策略时，首先发现的弊端是存在多个地环路。另外，还会发

3、现底层的地线返回路径被水平信号线隔断了。这种接地方案的可取之处是，模拟器件(12位A/D转换器MCP3202和2.5V参考电压源MCP4125)放在电路板的最右侧，这种布局确保了这些模拟芯片下面不会有数字地信号经过。图3a和图3b所示电路的手工布线如图4、图5所示。在手工布线时，为确保正确实现电路，需要遵循一些通用的设计准则：尽量采用地平面作为电流回路；将模拟地平面和数字地平面分开；如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使信号走线与地平面垂直；模拟电路尽量靠近电路板边缘放置，数字电路尽量靠近电源连接端放置，这样做可以降低由数字开关引起的di/dt效应。这两种双面板都在底层布有地

4、平面，这种做法是为了方便工程师解决问题，使其可快速明了电路板的布线。厂商的演示板和评估板通常采用这种布线策略。但是，更为普遍的做法是将地平面布在电路板顶层，以降低电磁干扰。图1 采用自动布线为图3所示电路原理图设计的电路板的顶层图2 采用自动布线为图3所示电路原理图设计的电路板的底层图3a 图1、图2、图4和图5中布线的电路原理图图3b 图1、图2、图4和图5中布线的模拟部分电路原理图有无地平面时的电流回路设计对于电流回路，需要注意如下基本事项：1. 如果使用走线，应将其尽量加粗PCB上的接地连接如要考虑走线时，设计应将走线尽量加粗。这是一个好的经验法则，但要知道，接地线的最小宽度是从此点到末

5、端的有效宽度，此处“末端”指距离电源连接端最远的点。2. 应避免地环路3. 如果不能采用地平面，应采用星形连接策略(见图6)通过这种方法，地电流独立返回电源连接端。图6中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。如遵循以下第4条和第5条准则，是可以这样做的。4. 数字电流不应流经模拟器件数字器件开关时，回路中的数字电流相当大，但只是瞬时的，这种现象是由地线的有效感抗和阻抗引起的。对于地平面或接地走线的感抗部分，计算公式为V = Ldi/dt，其中V是产生的电压，L是地平面或接地走线的感抗，di是数字器件的电流变化，dt是持续时间。对地线阻抗部分的影响，其计算公式为V= RI,

6、 其中，V是产生的电压，R是地平面或接地走线的阻抗，I是由数字器件引起的电流变化。经过模拟器件的地平面或接地走线上的这些电压变化，将改变信号链中信号和地之间的关系(即信号的对地电压)。5. 高速电流不应流经低速器件与上述类似，高速电路的地返回信号也会造成地平面的电压发生变化。此干扰的计算公式和上述相同，对于地平面或接地走线的感抗，V = Ldi/dt ；对于地平面或接地走线的阻抗，V = RI 。与数字电流一样，高速电路的地平面或接地走线经过模拟器件时，地线上的电压变化会改变信号链中信号和地之间的关系。图4 采用手工走线为图3所示电路原理图设计的电路板的顶层图5 采用手工走线为图3所示电路原理

7、图设计的电路板的底层图6 如果不能采用地平面，可以采用“星形”布线策略来处理电流回路图7 分隔开的地平面有时比连续的地平面有效，图b)接地布线策略比图a) 的接地策略理想6. 不管使用何种技术，接地回路必须设计为最小阻抗和容抗7. 如使用地平面，分隔开地平面可能改善或降低电路性能，因此要谨慎使用分开模拟和数字地平面的有效方法如图7所示图7中，精密模拟电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开了。这是分隔开接地回路的非常有效的方法，我们在前面讨论的图4和图5的布线也采用了这种技术。PCB布线设计（二）2004-4-9 13:49:48电子设计应用（华强电子世界网讯） 工程领域中的

8、数字设计人员和数字电路板设计专家在不断增加，这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处，但要获得更好的结果时，由于其布线策略不同，简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面，讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处旁路或去耦电容在布线时，模拟器件和数字器件都需要这些类型的电容，都需要靠近其电源引脚连接一个电容，此电容值通常为0.1mF。系统供电电源侧需要

9、另一类电容，通常此电容值大约为10mF。这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短，且要尽量靠近器件(对于0.1mF电容)或供电电源(对于10mF电容)。在电路板上加旁路或去耦电容，以及这些电容在板上的位置，对于数字和模拟设计来说都属于常识。但有趣的是，其原因却有所不同。在模拟布线设计中，旁路电容通常用于旁路电源上的高频信号，如果不加旁路电容，这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话，就可能在信号路径上引入噪声，更严重的情况甚至会引起振动。图1 在模拟和

10、数字PCB设计中，旁路或去耦电容(1mF)应尽量靠近器件放置。供电电源去耦电容(10mF)应放置在电路板的电源线入口处。所有情况下，这些电容的引脚都应较短图2 在此电路板上，使用不同的路线来布电源线和地线，由于这种不恰当的配合，电路板的电子元器件和线路受电磁干扰的可能性比较大图3 在此单面板中，到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中，执行门状态的切换通常

11、需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。电压变化太大，会导致数字信号电平进入不确定状态，并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化，电路板走线存在寄生电感，可采用如下公式计算电压的变化：V = LdI/dt其中，V = 电压的变化；L = 电路板走线感抗；dI = 流经走线的电流变化；dt =电流变化的时间。因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。电源线和地线要布在一起电源线和地线的位置良好配

12、合，可以降低电磁干扰的可能性。如果电源线和地线配合不当，会设计出系统环路，并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。此电路板上，设计出的环路面积为697cm2。采用图3所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。模拟和数字领域布线策略的不同之处地平面是个难题电路板布线的基本知识既适用于模拟电路，也适用于数字电路。一个基本的经验准则是使用不间断的地平面，这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应，这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同，但有一点除外。对于模拟电路，还有另外一点需要注

13、意，就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现：将模拟地平面单独连接到系统地连接端，或者将模拟电路放置在电路板的最远端，也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做，数字电路可容忍地平面上的大量噪声，而不会出现问题。图4 (左)将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开，高频元件要靠近电路板的接插件图5 在PCB上布两条靠近的走线，很容易形成寄生电容。由于这种电容的存在，在一条走线上的快速电压变化，可在另一条走线上产生电流信号图6 如果不注意走线的放置，PCB中

14、的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的元件的位置如上所述，在每个PCB设计中，电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说，数字电路“富含”噪声，而且对噪声不敏感(因为数字电路有较大的电压噪声容限)；相反，模拟电路的电压噪声容限就小得多。两者之中，模拟电路对开关噪声最为敏感。在混合信号系统的布线中，这两种电路要分隔开，如图4所示。PCB设计产生的寄生元件PCB设计中很容易形成可能产生问题的两种基本寄生元件：寄生电容和寄生电感。设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。可以这样做：在不同的两层，将一条走线放置在另一条走线的

15、上方；或者在同一层，将一条走线放置在另一条走线的旁边，如图5所示。在这两种走线配置中，一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的，电场产生的电流将转化为电压。快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。在这种环境中，模拟电路有两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程，改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意，变量d在电容方程的分母中，d增加，容抗会降

16、低。可改变的另一个变量是两条走线的长度。在这种情况下，长度L降低，两条走线之间的容抗也会降低。另一种技术是在这两条走线之间布地线。地线是低阻抗的，而且添加这样的另外一条走线将削弱产生干扰的电场，如图5所示。电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条的旁边，如图6所示。在这两种走线配置中，一条走线上电流随时间的变化(dI/dt)，由于这条走线的感抗，会在同一条走线上产生电压；并由于互感的存在，会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大，干扰可能会降低数字电路的电

17、压容限而产生误差。并不只是在数字电路中才会发生这种现象，但这种现象在数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络，应尽量减小数字电路导线的感抗，尽量降低模拟电路的电容耦合。结语数字和模拟范围确定后，谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍，因为很难在实验室环境中测试出产品的最终成功与否。因此，尽管数字和模拟电路的布线策略存在相似之处，还是要认识到并认真对待其布线策略的差别。PCB布线设计（三）2004-4-9 15:04:55电子设计应用 Mic

18、rochip公司/BonnieC.Baker,EzanaHaile（华强电子世界网讯） 布线需要考虑的问题很多，但是最基本的的还是要做到周密，谨慎。 寄生元件危害最大的情况印刷电路板布线产生的主要寄生元件包括：寄生电阻、寄生电容和寄生电感。例如：PCB的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际的PCB时，所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电路板寄生元件类型 寄生电容进行量化，并提供一个可清楚看到寄生电容对电路性能影响的示例。图1 在PCB上布两条靠近的走线，很容易

19、产生寄生电容。由于这种寄生电容的存在，在一条走线上的快速电压变化会在另一条走线上产生电流信号。图2 用三个8位数字电位器和三个放大器提供65536个差分输出电压，组成一个16位D/A转换器。如果系统中的VDD为5V，那么此D/A转换器的分辨率或LSB大小为76.3mV。图3 这是对图2所示电路的第一次布线尝试。此配置在模拟线路上产生不规律的噪声，这是因为在特定数字走线上的数据输入码随着数字电位器的编程需求而改变。寄生电容的危害大多数寄生电容都是靠近放置两条平行走线引起的。可以采用图1所示的公式来计算这种电容值。在混合信号电路中，如果敏感的高阻抗模拟走线与数字走线距离较近，这种电容会产生问题。例

20、如，图2中的电路就很可能存在这种问题。为讲解图2所示电路的工作原理，采用三个8位数字电位器和三个CMOS运算放大器组成一个16位D/A转换器。在此图的左侧，在VDD和地之间跨接了两个数字电位器(U3a和U3b)，其抽头输出连接到两个运放(U4a和U4b)的正相输入端。数字电位器U2和U3通过与单片机(U1)之间的SPI接口编程。在此配置中，每个数字电位器配置为8位乘法型D/A转换器。如果VDD为5V，那么这些D/A转换器的LSB大小等于19.61mV。这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。在此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。这

21、两个放大器配置为其输出摆幅限制不会超出第二级放大器的输入范围。图 4 在此示波器照片中，最上面的波形取自JP1(到数字电位器的数字码)，第二个波形取自JP5(相邻模拟走线上的噪声)，最下面的波形取自TP10(16位D/A转换器输出端的噪声)。图5 采用这种新的布线，将模拟线路和数字线路隔离开了。增大走线之间的距离，基本消除了在前面布线中造成干扰的数字噪声。图 6 图中示出了采用新布线的16位D/A转换器的单个码转换结果，对数字电位器编程的数字信号没有造成数字噪声。为使此电路具有16位D/A转换器的性能，采用第三个数字电位器(U2a)跨接在两个运放(U4a和U4b)的输出端之间。U3a和U3b的

22、编程设定经数字电位器后的电压值。如果VDD为5V，可以将U3a和U3b的输出编程为相差19.61mV。此电压大小经第三个8位数字电位器R3，则自左至右整个电路的LSB大小为76.3mV。此电路获得最优性能所需的严格器件规格如表1所示。此电路有两种基本工作模式。第一种模式可用于获得可编程、可调节的直流差分电压。在此模式中，电路的数字部分只是偶尔使用，在正常工作时不使用。第二种模式是可以将此电路用作任意波形发生器。在此模式中，电路的数字部分是电路运行的必需部分。此模式中可能发生电容耦合的危险。图2所示电路的第一次布线如图3所示。此电路是在实验室中快速设计出的，没有注意细节。在检查布线时，发现将数字

23、走线布在了高阻抗模拟线路的旁边。需要强调的是，第一次就应该正确布线，本文的目的是为了讲解如何识别问题及如何对布线做重大改进。看一下此布线中不同的走线，可以明显看到哪里可能存在问题。图中的模拟走线从U3a的抽头连接到U4a放大器的高阻抗输入端。图中的数字走线传送对数字电位器设置进行编程的数字码。在测试板上经过测量，发现数字走线中的数字信号耦合到了敏感的模拟走线中，参见图4。系统中对数字电位器编程的数字信号沿着走线逐渐传输到输出直流电压的模拟线路。此噪声通过电路的模拟部分一直传播到第三个数字电位器(U5a)。第三个数字电位器在两个输出状态之间翻转。解决这个问题的方法主要是分隔开走线，图5示出了改进

24、的布线方案。改变布线的结果如图6所示。将模拟和数字走线仔细分开后，电路成为非常“干净”的16位D/A转换器。图中的波形是第三个数字电位器的单码转换结果76.29mV。结语数字和模拟范围确定后，谨慎布线对获得成功的PCB是至关重要的。尤其是有源数字走线靠近高阻抗模拟走线时，会引起严重的耦合噪声，这只能通过增加走线之间的距离来避免。PCB布线设计（四）2004-4-9 15:32:25电子设计应用 Microchip公司/Bonnie（华强电子世界网讯） AD转换器的精度和分辨率增加时使用的布线技巧。 最初，模数(A/D)转换器起源于模拟范例，其中物理硅的大部分是模拟。随着新的设计拓扑学发展，此范

25、例演变为，在低速A/D转换器中数字占主要部分。尽管A/D转换器片内由模拟占主导转变为由数字占主导，PCB的布线准则却没有改变。当布线设计人员设计混合信号电路时，为实现有效布线，仍需要关键的布线知识。本文将以逐次逼近型A/D转换器和-型A/D转换器为例，探讨A/D转换器所需的PCB布线策略。图1. 12位CMOS逐次逼近型A/D转换器的方框图。此转换器使用了由电容阵列形成的电荷分布。逐次逼近型A/D转换器的布线逐次逼近型A/D转换器有8位、10位、12位、16位以及18位分辨率。最初，这些转换器的工艺和结构是带R-2R梯形电阻网络的双极型。但是最近，采用电容电荷分布拓扑将这些器件移植到了CMOS

26、工艺。显然，这种移植并没有改变这些转换器的系统布线策略。除较高分辨率的器件外，基本的布线方法是一致的。对于这些器件，需要特别注意防止来自转换器串行或并行输出接口的数字反馈。从电路和片内专用于不同领域的资源来看，模拟在逐次逼近型A/D转换器中占主导地位。图1是一个12位CMOS逐次逼近型A/D转换器的方框图。此转换器使用了由电容阵列形成的电荷分布。在此方框图中，采样/保持、比较器、数模转换器（DAC）的大部分以及12位逐次逼近型A/D转换器都是模拟的。电路的其余部分是数字的。因此，此转换器所需的大部分能量和电流都用于内部模拟电路。此器件需要很小的数字电流，只有D/A转换器和数字接口会发生少量开关

27、。这些类型的转换器可以有多个地和电源连接引脚。引脚名经常会引起误解，因为可用引脚标号区分模拟和数字连接。这些标号并非意在描述到PCB的系统连接，而是确定数字和模拟电流如何流出芯片。知道了此信息，并了解了片内消耗的主要资源是模拟的，就会明白在相同平面（如模拟平面）上连接电源和地引脚的意义。例如，10位和12位转换器典型样片的引脚配置如图2所示。图2. 逐次逼近型A/D转换器，无论其分辨率是多少位，通常至少有两个地连接端：AGND和DGND。此处以Microchip的A/D转换器 MCP4008和MCP3001为例。图2. 逐次逼近型A/D转换器，无论其分辨率是多少位，通常至少有两个地连接端：AG

28、ND和DGND。此处以Microchip的A/D转换器 MCP4008和MCP3001为例。对于这些器件，通常从芯片引出两个地引脚：AGND和DGND。电源有一个引出引脚。当使用这些芯片实现PCB布线时，AGND和DGND应该连接到模拟地平面。模拟和数字电源引脚也应该连接到模拟电源平面或至少连接到模拟电源轨，并且要尽可能靠近每个电源引脚连接适当的旁路电容。象MCP3201这样的器件，只有一个接地引脚和一个正电源引脚，其唯一的原因是由于封装引脚数的限制。然而，隔离开地可增大转换器具有良好和可重复精度的可能性。对于所有这些转换器，电源策略应该是将所有的地、正电源和负电源引脚连接到模拟平面。而且，与

29、输入信号有关的COM引脚或IN引脚应该尽量靠近信号地连接。对于更高分辨率的逐次逼近型A/D转换器（16位和18位转换器），在将数字噪声与“安静”的模拟转换器和电源平面隔离开时，需要另外稍加注意。当这些器件与单片机接口时，应该使用外部的数字缓冲器，以获得无噪声运行。尽管这些类型的逐次逼近型A/D转换器通常在数字输出侧有内部双缓冲器，还是要使用外部缓冲器，以进一步将转换器中的模拟电路与数字总线噪声隔离开。这种系统的正确电源策略如图3所示。图3.对于高分辨率的逐次逼近型A/D转换器，转换器的电源和地应该连接到模拟平面。然后，A/D转换器的数字输出应使用外部的三态输出缓冲器缓冲。这些缓冲器除了具有高驱

30、动能力外，还具有隔离模拟和数字侧的作用。图3.对于高分辨率的逐次逼近型A/D转换器，转换器的电源和地应该连接到模拟平面。然后，A/D转换器的数字输出应使用外部的三态输出缓冲器缓冲。这些缓冲器除了具有高驱动能力外，还具有隔离模拟和数字侧的作用。高精度-型A/D转换器的布线策略高精度-型A/D转换器硅面积的主要部分是数字。早期生产这种转换器的时候，范例中的这种转变促使用户使用PCB平面将数字噪声和模拟噪声隔离开。与逐次逼近型A/D转换器一样，这些类型A/D转换器可能有多个模拟地、数字地和电源引脚。数字或模拟设计工程师一般都倾向于将这些引脚分开，分别连接到不同的平面。但是，这种倾向是错误的，尤其是当

31、您试图解决16位到24位精度器件的严重噪声问题时。对于有10Hz数据速率的高分辨率-型A/D转换器，加在转换器上的时钟（内部或外部时钟）可能为10MHz或20MHz。此高频率时钟用于开关调制器和运行过采样引擎。对于这些电路，与逐次逼近型A/D转换器一样，AGND和DGND引脚也是在同一地平面上连接在一起。而且，模拟和数字电源引脚也最好在同一平面上连接在一起。对模拟和数字电源平面的要求与高分辨率逐次逼近型A/D转换器相同。必须要有地平面，这意味着至少需要双面板。在此双面板上，地平面至少要覆盖整个板面积的75%。地平面层的用途是为了降低接地阻抗和感抗，并提供对电磁干扰（EMI）和射频干扰（RFI）的屏蔽作用。如果在电路板的地平面侧需要有内部连接走线，那么走线要尽可能短并与地电流回路垂直。结论对于低精度的