微机原理与接口技术试题.docx

1、微机原理与接口技术试题微机原理与接口技术复习题一、 填空题1、8086CPU芯片有16 数据管脚和20地址管脚。2、8088CPU芯片有8 数据管脚和20地址管脚。3、804868CPU芯片采用7级流水线结构，即同时有7指令并行操作。4、Pentium 系列CPU芯片采用由U和V两条并行指令流水线构成的超级流水线结构，可大大提高指令的执行速度。5、在80386以后的微机系统中，为了加快计算机的运行速度，都在CPU与主存之间增设一级或两级的高速小容量的高速缓冲存储器（Cache）。6、虚拟存储技术是在内存和外设之间增加一定的硬件和软件支持，使内存和外存形成一个有机的整体。7、虚拟存储技术是在内存

2、储器和外存储器之间增加一定的硬件和软件支持，使内存和外存形成一个有机的整体。8、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使内存和外设形成一个有机的整体。9、8086/8088CPU的内部结构主要由执行单元（EU）和总线接口单元（BIU）组成。10、8086/8088CPU中的总线接口单元（BIU）里的指令队列分别有6和4字节。11、由8086/8088CPU组成的微机系统的存储器管理采用分段管理，并将存储器分代码、数据段、数据扩展段 和堆栈段。12、MASM宏汇编语言有两种基本语句，它们是可执行性指令和指示性指令。13、指令性语句和指示性语句的主要区别是在汇编时，指令性

3、语句产生对应的机器指令代码，而指示性语句不产生机器指令代码，只给汇编程序提供相应的汇编信息。14、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种结构。15、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种程序结构。16、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种程序结构。17、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种程序结构。18、半导体存储器从器件制造的工艺角度，可分为双极型（晶体三极管）和单极型（MOS）两大类。19、半导体存储器从从应用角度，可分为只读存储器（ROM）和随机存取存储器(RAM)。20、RAM存储器有静态存储器（SRAM）和动

4、态存储器(DRAM)。21、存储器的扩展设计主要有位扩展、字扩展和字位扩展等三种方法。22、存储器的扩展设计主要有位扩展、字扩展和字位扩展等三种方法.23、存储器的扩展设计主要有位扩展、字扩展和和字位扩展等三种方法。24、存储器片选信号的产生方法主要有全译码法、部分译码法和线译码法。25、存储器片选信号的产生方法主要线译码法、部分译码法和全译码法。26、存储器片选信号的产生方法主要有线选法、部分译码法和全译码法。27、80486CPU芯片内有8K的高速缓存（Cache）,Pentium芯片中有16K的Cache，分为两个独立的8K的Cache，其中一个用于存放数据、另一个用于存放指令。28、8

5、0x86微处理器有实地址、保护虚拟地址和虚拟8086三种模式的存储管理机制。29、80x86微处理器实地址、保护虚拟地址和虚拟8086三种模式的存储管理机制。30、80x86微处理器实地址、保护虚地址和虚拟8086三种模式的存储管理机制。31、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理、和文件管理等四部分。32、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理和文件管理等四部分。33、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理和文件管理等四部分。34假设（BX）=0449H，（BP）= 0200H，（SI）= 0046H，（SS）= 2F0

6、0H，（2F246H）= 7230H则执行XCHGBX，BP+SI指令后，（BX）=7230 H。35、外部中断是指有外部设备通过硬件触发轻轻的方式产生的中断，亦称硬件中断，外部中断有可分为非屏蔽中断和可屏蔽中断。36、当8086CPU的MN/引脚接低）电平，CPU处于最大模式，这时对存储器和外设端口的读写控制信号由总线控制器（8288芯片发出。37、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是高速缓存（Cache）存储器，它是由静态存储器（SRAM）类型的芯片构成，而主存储器则是由动态存储器（SRAM）类型的芯片构成。38、数据输入/输出的三种方式是程序查询方式、程序中断

7、控制方式和DMA方式。39、在使用DMA方式进行数据传输之前，一般都要对DMA控制器进行初始化工作。40、以EPROM2764芯片为例，其存储容量为8K8位，共有13根地址线，8根数据线。41、逻辑地址为20*H：1234H的存储单元的物理地址是21234H。42、对I/O端口的编址一般有统一编址方式和单独编址方式。43、中断返回指令是IP，该指令将堆栈中保存的断点弹出后依次装入IERT和CS寄存器中，将堆栈中保存的标志装入、状态标志寄存器中。44总线按其功能可分地址总线、数据总线和控制总线三种不同类型的总线。45存储器操作有读操作和写操作两种。46CPU访问存储器进行读写操作时，通常在T3状

8、态去检测READY，一旦检测到READY无效，就在其后插入若干个时钟周期。478086/8088CPU中的指令队列的长度分别为6和4字节。48当8086CPU的MN/ MX引脚接低电平，CPU处于最大模式，这时对存储器和外设端口的读写控制信号由总线控制器芯片发出。49假设（DS）=3000H，（BX）=0808H，(30808H)=12AAH，（3080A）=0BBCCH，当执行指令“LES DI，BX”后，（DI）=12AAH，（ES）=0BBCCH。50执行下列指令序列后，完成的功能是将（DX，AX）的值将DX寄存器的内容逻辑右移4位和将AX寄存器的内容循环右移4位。 MOV CX，4NE

9、XT： SHRDX，1 RCR AX，1 LOOP NEXT51下列指令执行后，BX=0D36AH。 MOV CL，3 MOV BX，4DABH ROL BX，1 ROR BX，CL52逻辑地址为20*H：1234H的存储单元的物理地址是21234H。53取指令时，段地址由CS寄存器提供，偏移地址由IP寄存器提供。548086CPU写入一个规则字，数据线的高8位写入偶地址存储体，低8位写入，奇地址存储体。558088可直接寻址的存储空间为1024KB，地址编码从00000H到FFFFFH。56若存储空间的首地址为1000H，存储容量为1K8、2K8、4K8H和8K8的存储器所对应的末地址分别为

10、13FFH、17FFH、1FFFH和2FFFH。57对I/O端口的编址一般有统一编址方式和单独编址方式。PC机采用的是单独编址方式。58在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有256个。采用DX间接寻址方式可寻址的I/O端口有65536个。59数据输入/输出的三种方式是程序查询方式、程序中断控制方式和DMA方式。60CPU在执行OUT DX，AL指令时，DX寄存器的内容送到地址总线上，AL寄存器的内容送到数据总线上。61当CPU执行INAL，DX指令时，M/引脚为低电平，低为，为高。62中断矢量就是中断服务子程序的入口地址，在内存中占有4个存储单元，其中低地址存储单元存放的是

11、偏移地址，高地址存储单元存放的是段地址。63中断返回指令是，该指令将堆栈中保存的断点弹出后依次装入寄存器和寄存器中，将堆栈中保存的标志装入中。64CPU响应8259A中断，在INTA引脚上输出2个负脉冲，在第2个负脉冲期间读入中断类型码。65PC/XT机的中断矢量表放在从0000H地址单元到03FF地址单元，总共有1024个字节。66微型计算机由运算器、控制器、存储器和输入输出设备四部分组成。678086CPU的9个标志位中，属状态标志的有CF、OF、ZF、PF、AF、SF。68总线周期是指CPU对存储器或I/O端口完成一次读/写操作所需的时间。69当CPU执行到T3状态的下降沿时，CPU检测

12、到READY引脚的信号为“0”时时，CPU便进入等待状态(Tw) 。70当一个系统中包含的外设接口较多时，数据总线上需要有总线控制器（8288）以增强驱动能力。71Reset信号到来后，8086CPU的特征是终止所有操作，进入复位周期。72总线读操作是指总线设置准备、启动读控制信号、实现读数据、恢复读前阶段等。73软件中断服务程序的入口地址是由INT n指令向CPU先提供中断类型号，再由中断类型号自动地引导到中断服务程序产生的。74串行通信数据传送的方向有单工、半双工、全双工三种。75DMA控制器的基本组成包括定时和控制逻辑、命令控制逻辑、优先级控制逻辑和地址/数据缓冲器。76对8251A初始

13、化时必须按照复位、工作方式字、工作命令字、复位的次序进行。778259A的初始化命令字包括ICW1、ICW2、ICW3、ICW4，其中ICW1、ICW2必须设置的。788253芯片内包含有_3_个独立的计数通道，它有_6_种工作方式，若输入时钟CLK 1=1MHz，计数初值为500，BCD码计数方式，OUT1输出为方波，则初始化时该通道的控制字应为01110111B。79用2k8的SRAM芯片组成16K16的存储器，共需SRAM芯片_16_片。80计算机在进行远距离数据传送时，一般是通过MODEM设备进行数字信号与模拟信号之间的转换。81在计算机硬件设备中，硬盘，光盘和U盘属于外存（辅助存储器

14、）存储器。82评价存储器的主要性能指标有存取时间、可靠性、性能价格比和存储容量。838086/8088把中断分为内部中断和外部中断两大类，其中外部是可屏蔽中断，内部是非屏蔽中断。84如果中断类型为N,则中断服务程序的入口地址在CS=_,IP=_的内存单元中。85半导体存储器从器件原理的角度可分为单极型（晶体三极管）和双极型（MOS型）.86为保证动态RAM中的内容不消失，需要进行定时对动态存储器芯片进行刷新操作.87和内存相比，高速缓存（Cache）特点是容量小、速度快、成本高.88I/O端口有统一编址和单独编址两种编址方法。90微机接口中传输的信息种类常有三类，它们分别存放于数据、地址、控制

15、。91某以8088为CPU的微型计算机内存RAM区为00000H3FFFFH（256k），若采用6264（8k8bit）_32_片、62256（32k8bit）_8_片、2164(64k1bit)_32_片或21256(256k1bit)要_8_片芯片。92利用全地址译码将6264（8k*8bit）芯片接在8088的系统总线上，其所占地址范围为0000H1FFFH。938086 被复位后，以下各寄存器的内容是：Flag：0000H；IP：0000H；CSFFFFH； 系统将从存储器的FFFF0H地址处取指令执行。 948086/8088 在满足开中断（IF=1）和当前正在执行指令的指令已执行完

16、毕时的条件下可以响应一个外部 INTR 中断请求;8086/8088 的中断向量表在存储器的0000H地址至03FFH地址的区域中; 向量表的内容是中断服务程序的入口地址。 958086/8088 在最小方式下有关总线请求的信号引线是HOLD和HLDA。 968086 工作在复位方式下，其地址总线、数据总线和控制总线会变为高阻状态。 97设某查询输出系统，其状态线 EMPTY 有效时，CPU 才可向其输出数据，该有效信号应为_高_电平。 988086 的可屏蔽中断请求引脚名称是INTR_。 99向 CPU 的外部中断引脚发触发信号，称为中断请求。100两片 8259A 级联使用，可管理_17_

17、个可屏蔽中断。 101可编程并行接口芯片 8255A 的内部控制寄存器分为两组，称为工作方式控制字、置位/复位控制字。1028253 的每个定时器计数器可有_6_种工作方式。 103AD574 是8位的 AD 转换器。 104常用的软件识别键盘阵列的方法有反转法和行扫描法和行列扫描法。 105串行接口中，TxD 端是数据发送器发送端。 106 CPU 与外设之间交换数据常采用无条件传送方式、有条件程序查询方式、程序中断控制方式、DMA方式四种方式，107.PC 机键盘接口采用程序中断控制方式传送方式。 108 当进行 DMA 方式下的写操作时，数据是从存储器传送到外设中。 1098253 定时

18、/计数器内部有4 个端口、共有6 种工作方式。 1108255的 A1 和A0 引脚分别连接在地址总线的 A1和 A0，当命令端口的口地址为 317H时，则 A 口、B 口、C 口的口地址分别为314H、315H、316H 。 111 PC 微机中最大的中断号是_255_、最小的中断号是_0_。 1128086 是_16_位的微处理器，其内部数据通路为_16_位。其对外数据总线为_16_位；8088 内部数据通路为_16_位，其对外数据总线为_8_位。 113. 具有电可擦除的只读存储器是 EEPROM。 114. 8086CPU所指的系统保留字是指指令、伪指令和寄存器名。115. 有的端口用

19、来存放微处理器发来的命令，以便控制接口和外部设备的操作，这种端口称为控制端口。 116. 指令 MOV AL ， 50H 中源操作数的寻址方式为直接寻址。 117对一个微机系统而言有三种总线片总线、内总线和外总线，外总线又称为系统总线118. 8086CPU 时钟频率为 5MHZ 时，它的典型总线周期为_800_ ns 。119在 8086 的中断中，只有可屏蔽中断需要硬件提供中断类型码。 120 DMA 操作有三种基本方法周期挪用、周期扩展和周期交替。121一个可编程的定时器内部通常有计数初值寄存器和计数执行单元。计数器的初值由 OUT 指令写入 ，当减1计数器中的数值减为零时，计数器 OU

20、T 端输出信号。 122模 / 数转换器的性能指标主要有分辨率（位数）、线性度精度和转换时间。 123. 当 INTEL 8086 工作在最大模式时，需要总线控制器（8288）芯片提供 提高总线驱动能力 。124. 当取指令时， 8086 会自动选择代码段寄存器（CS）值作为段基值，再加上由程序指针计数器（IP） 提供的偏移量形成物理地址。 125.INTEL 8086 的当前 CS=1234H ， IP=5678H ，则将执行 20 位物理地址179B8H处的程序。 1268086 存储器组织中，逻辑地址由十六进制 _4_ 位构成的， 物理地址又由十六进制 _5_ 位构成。 127. 在微机

21、系统中，主存储器 ( 通常又称为内存 ) 用来存放CPU常用和正在运行的程序和数据。辅存储器 ( 又称外存 ) 用来存放CPU不常用的程序和数据。 128. 静态 RAM 的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量 小，存取速度快。 129. 微机系统中数据传送的控制方式有三种，其中程序控制的数据传送又分为无条件传送方式、程序查询传送方式和程序中断控制方式 。 二、单项选择题18086CPU工作在最大模式还是最小模式取决于信号。A）M/ B) NMI C）MN/D）ALE2.8086 CPU对存储器操作还是对外设操作取决于信号。A）M/ B) NMI C）MN/D）ALE3定

22、义字节变量的定义符是。A）DWB）DBC）DDD）DT4.定义字变量的定义符是。A）DWB）DQC）DDD）DT5定义双字变量的定义符是。A）DWB）DQC）DDD）DT68086CPU在执行OUT DX，AL指令时，DX寄存器的内容输出到上。A）地址总线B）数据总线C)存储器D)寄存器78086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到上。A）存储器B）数据总线C)地址总线D)寄存器8在PC/XT机中的键盘的中断类型码是09H，则键盘中断矢量存储在中断向量表的中。A）36H39HB）24H27HC）18H21HD）18H1BH9在PC/XT机中的打印机的中断类型码是09H，则

23、键盘中断矢量存储在中断向量表的中。A）36H39HB）24H27HC）18H21HD）18H1BH108259A芯片具有端口地址。A）2B）3 C)4 D)5118259A芯片的初始化编程命令字有个。A）3B）4 C)5 D) 6128259A芯片的操作编程命令字有个。A）1B）2 C)3 D）413某一RAM芯片，其容量为5128位，除电源端和接地端外，该芯片引出线的最小数应为。A） 25 B） 23 C） 21 D） 1914、PROM是指。A） 随机读写存储器 B）只读存储器 C) 可编程的只读存储器 D)光可檫除可编程的只读存储器15、EPROM是指。A） 随机读写存储器 B）只读存储

24、器 C）可编程的只读存储器 D）光可檫除可编程的只读存储器16、EEPROM是指。A） 随机读写存储器 B）只读存储器 C）可编程的只读存储器 D）电可檫除可编程的只读存储器178086CPU用信号的下降沿在T1结束时将地址信息锁存在地址锁存器中。A）M/B）C）ALED）READY18用BP作基址变址寻址时，操作数所在的段是当前。A）数据段B）代码段C）堆栈段D）附加段19.用BX作基址变址寻址时，操作数所在的段是当前。A）数据段B）代码段C）堆栈段D）附加段20.CPU响应INTR引脚上来的中断请求的条件之一是。A）IF=1B）IF=0C）TF=0D）TF=1212片8259A级联起来，可

25、管理级中断。A）13B）14C）15D）16223片8259A级联起来，可管理级中断。A）20B）23C）24D）22234片8259A级联起来，可管理级中断。A）26B）27C）28D）2924.8255A有个端口地址。A） 2 B） 3 C） 4 D）525、8255A有种工作方式。A） 2 B） 3 C） 4 D）626、8086CPU芯片的数据线（或数据管脚）有根。A） 8 B） 16 C） 20 D） 3227、8088CPU芯片的数据线（或数据管脚）有根。A） 8 B） 16 C） 20 D） 3228、8086CPU芯片中的总线接口单元（BIU）内）有字节的指令队列。）2 B）

26、4 C）6 D） 829、8088CPU芯片中的总线接口单元（BIU）内）有字节的指令队列。）2 B） 4 C）6 D） 830、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是存储器。A） ROM B）DRAM C）EEPROM D）Cache31、在分层次的存储系统中，高速缓存（Cache）通常采用。A） ROM B)PROM C)DRAM D） SRAM32、用4K1位的RAM组成16K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）433、软中断INT n的优先级排列原则是。A）n值愈大级别高 B）n值愈小级别高 C）无优先级别 D）随应用而定34、通常，中

27、断服务程序中的一条STI指令，其目的是。A） 开放所有屏蔽中断 B）允许低一级中断产生C） 允许高一级中断产生 D）允许同一级中断产生 35、用8K1位的RAM组成16K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）436、用8K2位的RAM组成16K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）437、用4K2位的RAM组成16K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）438、用2K4位的RAM组成16K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）439、CPU响应两个硬件中断INTR和NMI时，相同的必要条件是。 A） 允许中

28、断 B） 当前指令执行结束C） 无总线请求 D） 当前访存操作技术40、用16K2位的RAM组成64K8位的存储器，需要块芯片。A）32 B） 16 C）8 D）441用可实现数据总线的双向传输。A）锁存器B）三态逻辑开关C）暂存器D）寄存器42对内存单元进行写操作后，该单元的内容。A）变反B）不变C）随机D）被修改43含有立即数的指令中，该立即数被存放在。A）累加器中B）指令操作码后的内存单元中C）指令操作码前的内存单元中C）由该立即数所指定的内存单元中448086CPU的40根引脚中，有个是分时复用的。A）21B）1C）2D）24458086CPU中EU和BIU的并行操作是级的并行。A）操

29、作B）运算C） 指令D）处理器468086CPU向52H单元写入一个字，写入过程中和A0的逻辑电平是。A）0和0B）0和1C）1和0D）1和147寄存器间接寻址方式中，操作数在中。A）通用寄存器B）堆栈C）存储单元D）段寄存器48相对寄存器寻址方式中，操作数在中。A）通用寄存器B）存储单元C）堆栈D）段寄存器49基址变址寻址方式中，操作数在中。A）存储单元B）堆栈C）通用寄存器D）段寄存器50相对基址变址寻址方式中，操作数在中。A）通用寄存器B）堆栈C）段寄存器D）存储单元51寻址方式的跨段前缀不可省略。A）DS：BPB）DS：SIC）DS：DID）SS：BP52假设（SS）=20*H，（SP

30、）=0012H，（AX）=1234H，执行PUSHAX后，=12HA）20*4B）20*1HC）20*0HD）20*FH53若要检查BX寄存器中的D12位是否为1，应该用指令。A）ORBX，1000HB）TESTBX，1000H JNZ NO JNZ YES C) XOR BX，1000HD）ANDBX，1000H JZ YES JNZ YES54执行下列指令后： MOV AX，1234H MOV CL，4 ROL AX，CL DEC AX MOV CX，4 MUL CX HLT（AX）=A）8D00HB）9260HC）8CAOHD）0123H55、下列程序：NEXT：MOVAL，SI MOV ES：DI，AL INC SI INC DI LOOP NEXT可用指令来完成该功能。