3070测试程式开发流程SOP讲解.docx

1、3070测试程式开发流程SOP讲解3070测试程式开发流程（SOP ）一、准备收集资料, 进行易测性, 可行性分析, 制定測試策略Step1: 收集資料做程式前，我们需要收集的资料有：1. CAD文件2. BOM3. Power Supply Spec4. IC Datasheets5. 3070可用的Library 測試文件(系統自帶的或前人編寫的6. 3070機台配置文件Config7. PCB電路圖8. 1 pcs 光板9. 510 pcs 好的板子相关名词解释1. CAD文件:PCB板電路設計的一種數據文件, 由CAD Tools 生成2. BOM:Bill of Materials,

2、料單文件, 詳細描述了裝在板子上的元件的種類, 數量, 規格, 根據BOM 我們可以知道元件有沒有裝.3. Power Supply Spec:提供機種上電時的電壓, 電流和順序等信息4. IC Datasheets:詳細描述各種元件的數據表文件Step2: 定義測試需求和策略目的：測試的目標是提高Fault Coverage,然而又受到客戶的要求, 測試成本和時間的制約, 為此, 我們需要制定最佳的測試策略策略制定：1、 對元器件合理歸類, 選擇適合的測試方法, 合理分配測試資源在”board”文件里有元件测试分类标签，我们应该根据元件和板子的特性选择合适的测试分类，如图1-1一般原则：（1

3、） pin num3的元件要放在pin library里测，要写library 文件（2） resistor 阻值10M的作为jumper open测（3） inductance 一般可作为jumper closed测（4） 电路图里有而Bom 里没有的resistor 或capacitor 可作jumper open测，预留资源；IC 要做library 测，时间紧的话写个setup 即可，以后可以完善vector 测试部分 图1-1 分类标签2、 其他特殊的功能測試, 比如Flash Programming,etc，一般用不到3、 義fixture 的類型和選項, 比如fixture si

4、ze的选择：Full or bank2，根据测点数选择，可以在”board”文件里全局设置里定义，如图 1-2.图1-2 “board”全局设置4、 義其它測試流程需要, 比如連接到MES(SFCS系統可以在testplan 里添加上抛系统并定义上抛路径，如图1-3 图1-3 SFCS系统连接路径设置二、开发1、轉換CAD 文件,得到“board”和“board_xy”图2-1 CAMCADStep1: 打开CAMCAD, 如图2-1, 导入原始设计档，弹出如图 1-4图2-2导入文件选择选择”FABMASTER FATF Read”,导入原始档FAT 文件。Step2: DFT 分析1 Te

5、st Atrribute Assignment2. DFT Outline Generation3. Access AnalysisStep3: 导入用BOM EXPLORER 整理好的BOM 表，转出得到board 和board_xy文件。2、完成對board 文件信息的描述用Board Consultant描述Step1: 在BT-Basic 窗口中输入”board cons”,打开Board Consultant,如图2-3: 图2-3 Board ConsultantStep2: 选择View/Edit Test System Data,如图2-4: 图2-4 View/Edit Te

6、st System DataStep3: 对系统参数进行设置1Fixture Option的設置,一般默认，如图2-5主要是对Fixture 的类型,尺寸,绕线,探针的属性进行设置,一般Fixture Type设置为Express ,即使用短绕线算法;size 设置为Bank2, 即用到Module 2 and Module 3,其他默认设置即可 图2-5 Fixture Option设置2、IPG Global Option的设置，如图2-6主要是对IPG 程序智能算法的设置,有:Tolerance Multiplier: 测量算法的精度, 一般选3或5, 数字越大, 精度越低测Diode,

7、Zener 的安全电流设置Remote Sensing:是否使用a,b,l Bus辅助测量, 提高精度Capacitor Compensation: 小电容是否需要补偿(on/offUpstream Disable: 是否使用Disable, 保护上流ICPrecondition Level: S afeguard 级数的设置各类测量bus 的固有电阻, 电感大小的设置Agilent测量技术的启用和设置:Bound Scan Test、Drive Thru Test、Magic Test 、etc 图2-6 IPG Global Option设置3、family option的设置，如图2-7

8、对电路图中用到的电平逻辑进行定义,规定drive high、drive low、receive high、receive low、slew rate, 负载电阻类型,默认逻辑。图2-7 family option的设置4、GP Relay 的设置，如图2-8 Control Card中有8对GP Relay资源，用来引导驱动来控制IC 动作图2-8 GP Relay option的设置 5、Fixed Node Options的设置，如图2-9 电路中有些点的电平是固定的，我们要定义它们为Fixed Node图2-9 Fixed Node Options的设置6、power node opti

9、on的设置，如图2-10在power test时，我们需要给板子上电，所以要定义power node，一般可以定义几组，以得到较大的驱动电流。我们用的3070系统提供4组电源，所以在定义时需说明用了第几组，在PS#里定义，这里我用了第3组 图2-10 Power node option的设置7、Library Option的设置，如图2-11 设置library 文件的路径，一般定义custom_lib 为用户自定义库文件目录图2-11 Library Option的设置8、board Level disable的设置，如图2-12在上电测试中，可能需要使一些IC 停止工作，我们就可以在这设置

10、disable 条 件，使它们输出高阻抗，停止工作图2-12 board Level disable的设置Step4: 合理归类元件，编写pin library 和 digital setup test1.2. 在BT-basic 中输入partforms, 打开Part Description Editor,如图2-13:PDE 是用来对电阻、电容、电感、二极管、三级管、场效应管、跳线、开关、熔丝等测试进行描述的工具，定义时应该参照电路图，准确无误的描述各pin 脚的连接，尤其是极性元器件的描述(Diode、Zener 、FET 、Transistor 、etc3. 在BT-basic 中输

11、入setup test editor,将打开Setup Editor ,如图2-14:Setup Editor是用来为数字器件测试建立setup test,描述引脚连接, 类型,disable 信息等等, 目的是为测试预留资源.Vector 测试部分可以有时间补上去. 要注意的是类型定义不能有误.对模拟器件和数字器件的描述, 保存为library 文件于Custom_lib中.结合BOM 文件，按照测试策略的分类一般原则，对”board”文件中的元件合理分类, 选择测试方法, 比如用library 测还是用Testjet 测, 还是both, 等等 图2-13 Part Description

12、 Editor的设置 图2-14 Setup EditorStep5: Board Outline(如图2-15 和 Board KeepOut(如图2-16 的定义Board Outline 定义板子的边线,outline 包含的区域里的资源我们是无法使用的。Board KeepOut 定义Testjet 预留区域的大小，可以自动捕获，也可以手动定义。 图2-15 Board Outline 图2-16 Board KeepOutStep6: 编译board 和board_xy文件，检查错误1. 在BT-basic 窗口里输入check board “board”和check boardxy

13、 “board_xy”,没有错误, 可以进行下一步2. 在BT-basic 窗口里输入com “config”,com “board”;list和com “board_xy”;list,编译, 确保没有错误.如果有问题, 根据bug list查找error ，并解决问题如果没有问题，则board 文件描述结束，可以进入下一步3、Board Placement & Probe SelectionStep1: 在BT-Basic 里输入fix cons,打开fixture consultant如图 2-17:图2-17 fix consultant Step2: 选择Tasks|Place Boa

14、rd,如图 2-18:图2-18 Place BoardStep3: 在弹出的Board Placement Form里输入放板位置坐标和旋转角度, 选择Show Placement on Main Form,完成放板。如图2-19: 图2-19 Board Placement我们也可以用鼠标拖动Main Form里的板子，放到适合的位置。Step4: 选择Estimate Blocked Pins,察看有哪些pins 资源被挡到了，如果问题比较多，可以重做Step3，然后再做Step4，直到满意为止。如图2-20: 图2-20 Blocked pinsStep5: Update 后，选择Ta

15、sks|Run Probe Selection,执行Probe Selection,如图 2-21: 图2-21 Update & Run Probe Selection Step6: 确认Confiration Dialog后, 程序将执行Probe Selection,如图2-22: 图2-22 Confirmation & Probe Selection done4、 跑IPG Test Consultant,生成測試文件和治具文件Step1: 在BT-basic 窗口下按F6，打开IPG Test Consultant,如图 2-23:图2-23 IPG ConsultantStep2

16、: 选择Actions|Develop Board Test,然后是Actions|Begin Interactive Development, 进行人机交互式开发，Step by Step，如图 2-24: 图2-24 Actions Selection Step3: 按照Test Development Steps流程，Step by Step执行:如图2-25: 图2-25 Step by StepStep4: IPG Consultant Messages窗口会显示当前步骤的执行结果, 如果遇到错误，程序会挂起，我们需要根据错误提示，寻找问题，解决错误，然后重新执行这一步，直到所有St

17、eps 顺利完成。如图 2-26:图2-26 Execution5、 送Fixture 文件到治具厂做治具 将生成的fixture 文件打包发给治具厂商制作治具6、 修改Testplan1. 添加Smartest 參數2. 添加sfcs 參數3. 修改電源上電順序4. 添加gprelay 开关命令,控制上電和disable 動作7、 補充完成Setup Test文件, 使其完整对照电路图和IC Spec,用VCL 或PCF 语言编写数字测试的Vector 测试部分，使其具有测试功能. 如图2-27: 图2-27 VCL Lanugage三、Debug 和优化程式，生成测试覆盖率报告1. Fix

18、ture Check治具做好后,我们要对其进行检查,确保没有错误Step1: 在BT-Basic 窗口中输入load board|deb board,打开Pushbutton Debug窗口，如图3-1Step2: 将铜板放入治具，选择Macros|Testplan Macros|pins，结果为short OK;如果有Open ，应该检查Probe 、治具绕线是否有open 或P-pin 和M-pin 是否接触不良，可以重复运行fix lock |fix unlock,使治具与机台contact 无误。Step3: 将光板放入治具，选择Macros|Testplan Macros|short

19、s, 结果为Open OK,如果有short, 应该檢查fixture wiring 是否有Short 。Step4: 放入一块好板，在BT-basic 窗口中输入faon|verify all mux cards,如果没有问题，OK, 否则，要检查Mux CardStep5: 放一块好板，在Pushbutton Debug里选择Debug|Debug Test,弹出的对话框中输入Testjet ，然后选择AutoDebug|AutoDebug Test,让VTEP 自动学值，如果出现0或负值，请检查VTEP 的放大器和极性Step6: 視檢, 檢查治具的Probe 是否OK 、彈簧是否沾牢固

20、、Tooling 孔径是否适合, 治具边框、密封垫圈和油压杆是否OK ，等等。 图3-1 Pushbutton Debug2、Debug 并优化程式在确保治具没有问题的前提下，我们用好的板子进行程式的Debug 和优化。 Step1: Debug Shorts test1、放入好板，在Debug 窗口中选择Macros|Testplan Macros|shorts，遇到Phantom Shorts,应该在short 文件里调整相应的测试顺序和delay time，直到没有Phantom Shorts出现.2、调完shorts 后，应该comment 掉report phantoms Step2

21、: 上電確保power wiring 是正確的在确保没有short 的情况下，选择Macros|Testplan Macros|Power Supplies, 检查power wiring是否正确，保證連到ARSU 卡上的power wiring是OK 的，可以在Testplan 里用rps 命令报告供电电压和电流是否到位。 Step3: Debug Analog Incircuit Test1、Debug Resistors2、Debug Capacitors3、Debug Inductors调Analog 时应该结合电路图和Bom ，适当的加Guarding 和参数选项，比如wait ,e

22、d, en等等，合理调整上下限和frequence ，一个原则是:测试稳定。Step4: Debug testjet Test用AutoDebug 学习好板子的值，然后用其他好板子验证，重复直到Testjet PassStep5: Debug Digital Incircuit tests用gpconnect 命令控制CPU 或BUS 动作，为一些数字测试提供测试条件 用gpconnect 命令控制Clock 动作，为一些数字测试提供测试条件 Debug Digtal ICStep6: Debug Analog functional tests1. Debug 晶振元件測試程序2. Debug

23、 電源轉換IC 的電壓測量程序适当的用gpconnect 命令控制这些IC 动作，调用编写的power_check程序，检查转换的电压是否OK. 如果Fail ，仔细分析Power Sequence Spec, 了解上电顺序，然后用gpconnect 命令重新驱动Power IC工作，debug power_check程序，直到OK. 3. Debug 運算放大器件測試程序 Step7: 如果调试过程中, 调不稳的测试, 我们可以在Testplan 里K 掉3、質量檢查Step1: 打开Pushbutton Debug，运行Macros|Testplan Grader Macros|Creat

24、e Grading Config,生成Config.bdg, 分级质量检查的配置文件, 如图 3-2:图3-2 Config.bdg我们可以根据需要, 设定Quality Check的标准, 比如运行次数、CPK 值、阈值偏离中心的百分比，等等。Step2: 运行Macros|Testplan Grader Macros|Create Grading Testplan,生成Testplan.bdg, 如图 3-3:图3-3 Testplan.bdgStep3: 运行Testplan.bdg ，程序将自动检查各项测试，并生成测试报告。我们将从报告中得知测试是否稳定可靠，哪些测试需要改进，从而提高

25、程序质量。4、生成測試覆蓋率報告1、为了让自己清楚了解程式的测试覆盖率，我们可以选择Pushbutton Debug里的Macros|Testplan Grader Macros|Generate Test Coverage Report宏命令，系统将自动生成覆盖率报告: 報告NOT TESTED 零件、報告PARALLEL TESTED 零件、報告IC Pin 腳覆蓋率的百分比,etc.2、有时候客户需要指定格式的覆盖率报告，我们需要根据testplan 和testorder 里的測試信息手动生成, 如图3-4:图 3-4 Test Coverage Report 四、PASS Yield 的优化 用做好的程式跑 100pcs 好板子，让程序学习各板子间的差异，适当修改程式， 提高 PASS Yield,减少误判。 新程式做好后， 需要一段学习和磨合的过程， 来适应现场的复杂性和不确定性， ATE 工程师需要配合着维护程式，逐步使其运行稳定。 ME3200 ATE Gumtree Sui 1/21/2006 26