有源箝位设计程序UCC2891.docx

1、有源箝位设计程序UCC2891有源箝位正激变换器的设计程序概述：UCC2891电流型有源箝位PWM控制器提供了一个高度集成特色的控制器,专为有源箝位正激或反激变换器的精确控制服务。UCC2891的数据包含了精确设置IC所必须的全部细节。当然，这些有效的设计考虑及培训主要在有源箝位的功率级。它规定要预先设置好控制IC，本文使用有源箝位正激拓朴作实例，箝位部分，功率级和控制环路补偿在随后都作细节描述。1简介：单端正激变换器是单或多电压输出,功率在50W500W范围的一种通用选择。有几种广泛使用的实现变压器复位技术。有源箝位的方法是既简单又有最佳性能的方法。ZVS（零电压开关）低的开关电压应力，扩展

2、出占空比范围, 以及减少了EMI。组合在一起有效地改善了效率。综和这几个因素考虑都将是选择有源箝位技术。但有源箝位的缺点之一就是需要精密的占空比箝制,如果没有箝住一些最大值，增加的占空比可能会导致变压器的饱合或主功率MOSFET上的附加电压应力,这可能会导致灾难性损坏。另一个缺点是需要对同步延迟时间的先进的控制技术。在主功率MOSFET与箝位MOSFET栅驱动之间的时间延迟。UCC2891系列的主要特色之一就是提供驱动一个P沟MOSFET（低边）或一个N沟MOSFET（高边）的能力。主功率开关和箝位开关之间的时间延迟的调整使过去使用有源箝位技术时的缺点在UCC2891用作控制IC时已不存在了。

3、对任何电源设计，满足设计规范小心地设计功率级控制环路。及最终设置PWM控制器都是成功的关键。对于有源箝位正激拓朴要有一些附加考虑，这将在下面的设计实例中讨论，此例用了简洁明快的UCC2891 PWM控制IC。设计功率级,箝位级,控制环以及PWM的设置正如理论研究一样,都是ZVS所固有的，它适用于UCC2891/2/3/4及UCC2897。2有源箝位开关工作的基本原理：在设计功率级之前，了解有源箝位的基本时序原理是很重要的，参看6和7,这里有八个阶段，深入地钻研有源箝位的电流交换，用低边有源箝位结构作为例子，完整的开关周期t0 t4可以简化并表述出四个性质不同的开关过程。如图1图4。 2.1 t

4、0-t1功率传输 在此阶段功率由主开关传输至二次侧,此时Qmain导通,在此条件下刚好在ZVS条件下导通。因其体二极管先前已经在导通状态（见图4）初级电流通过Qmain的沟道电阻。而且变压器的磁化电流加上折算到二次侧的输出电流。在二次侧，正向的同步整流Qf导通，并且流过整个负载电流。在先前状态，负载电流是流过同步整流Qr的体二极管。所以Qf是硬开关状态的开启损耗的。 2.2 t1 t2谐振状态： 这是整个开关周期中出现的两个谐振状态的第一个，在此状态QMAIN在ZVS状态下关断，初级电流仍旧连续地通过CcL流过DAOX,QAUX必须是P沟道MOSFET（对低边箝位），由于此时二次负载电流流过回

5、流MOS。此时无折射到一次侧的电流。所以仅有流过DAUX的电流为变压器的磁化电流。因此QAUX二级体最大的损耗很小，并且给出了QAUX的ZVS状态开启的条件。QMAIN关断和QAUX开启之间的延迟时间即谐振周期是已知的。 这是识别有源箝位同其它单端变压器复位方式的主要方法。在二次侧QF是在硬开关方式下关断的，整个负载电流却是通过DR的。对大电流输出的应用。DR的导通损耗，成为整个功耗的主要部分，也是限制工作频率进一步提示的关键因素，当然DR的导通对QR在ZVS状态下开启仍是必要的，虽然对自偏置同步整流不可能支掉它，但 仍要尽量减小DR的导通时间，令其接近为0，但还要保持QR为ZVS导通。 2.

6、3 t2 t3有源箝位： 这是有源箝位状态，此时变压器初级复位，虽然图3的等效电路示出初级电流返转，变压器从正向至负向的电流流向实际都是锯齿状，当磁化电流达到正向峰值时，又回到原状态，从0反向升起。在初级侧，QAUX现在在不同的输入电压VIN和箝位电容电压值之间完全地导通且加到变压器初级侧, QAUX在磁化电流流过时公有很小的导通损耗.而在二次侧QR则流过整个负载电流,有较高的导通损耗. 2.4 t3 t4谐振状态： 这是一个完整周期中出现的第二次谐振状态,在此状态下, QAUX在ZVS状态下关断,初级电流仍旧反向流动,只不过是通过QMAIN的体二极管DMAIN初级电流是负向的,但在此期间,此

7、电流方向将要反转(已经很小). QMAIN的体二楹管开始导通,来为QMAIN的导通设置ZVS导通条件,这在4.4节中会进一步描述.而在二次侧,DR刚好在导通状态下让QR关断,因此QR在ZVS状态下关断,但与之相象t1 t2, 根据经验,不可免地因体二极管导通出现功耗.在t4完成时,开关周期又返回t1 t2根据经验,不可免地因体二极管导通出现功耗。在t4完成时,开关周期又返回t0 -t1状态。3.设计规范: 采用UCC2891有源箝位PWM控制器设计一个100W正激变换器，给出3.3V 30A的输出,变换器必须工作在通讯用的输入电压范围36VVIN72V,一些关键电气设计描述见表1，结构设计为工

8、业标准的半砖尺码。 表1.UCC2891设计实例规范.4.功率级设计: 一个顶级的基本组件组成的有源箝位正激变换器功率级电路示于图5. 有源箝位功率级由辅助开关QAUX,箝位电容CCL组成,由于QAUX的参数为初级地,这应参照低边箝位方法,有源箝位组件的细节描述见4.3. 对3.3V输出30A电流,同步整流用在输出级以保持高效率.为简化设计采用自偏置同步整流,两支功率MOSFET为整流的QF，回流的为QR.。 功率级设计从选择二次侧输出组件开始. 4.1输出功率级设计: 正激电路使用第三个复位绕组时通常最大占空比限制于50%而RCD箝位及谐振复位的正激变换器可以略微超过50%.而有源箝位复位可

9、将最大占零比推向60%甚至70%。（特别在低压应用时）。在本例中,最大占空比在36V输入时定为60%,在72V输入时大约为30%. 输出电感L0可以用给出的允许的最大电感纹波电流 I 来计算。 4.1.1输出电感: 假设峰峰电感纹波电流为最大输出电流的15%，法拉弟定律（1）可用来求解 将结果化整，减小纹波电流，即加大感量，允许纹波电流大就减小感量，要考虑到，作为IC0若允许增加，则RMS纹波电流在输出电容处增加，如输出滤波所描述的任何开关损耗，当决定选择L0值时，必须看到这一点。对于本设计，流行的（OTS）方式是磁材使用要有低矮的结构，以及可重复设计的特性。或者选Pulse公司的PA0373

10、，其规格为30A，2uH感量。饱合电流为35A,PA0373还包括1:4的耦合绕组,它适于用作初级的自举偏置电压。 用(3)式计算IL0,用于反回计算,代入2uH感量. 一个4.2APP传输14%的总负载电流。它比容许的电感纹波电流更可以接受，用（5）式最大RMS电感电流算出为30.1A RMS.它基本等于最大负载电流. 尽管对更高的IC0, 这个计算也能确保输出电感不会工作在饱合区. 4.1.2 自举偏置源:在自由运转阶段，当QR导通时,则跨过输出电感上的电压即是输出电压,由于PA0307使用的匝比为1:4的耦合绕组,这样给出自举电压VBoot为: 求解(6)式: VBOOT = (NBOO

11、TV0)-VD(Boot) (7)用(7)式, 设肖特基二极管正向VF为0.5V对VD(Boot)其值为12.7V, 对不同的VOUT, VBoot会不一样, (6)式重新安排以解决不同的匝比得到不同的VBoot.VBoot = (43.3V)-0.5V= 12.7V (8) 耦合绕组的技术见图7, 在正常工作条件下, 工作很好, 但要注意VBoot取决于VOUT, 在不正常工作时, 如过流短路等VOUT就不正常, 会导致变换器工作在打呃状态, VBOOT也会降到PWM IC的欠压锁定状态之下,如果PWM IC必须保持全部功能（在故障时）若VOUT失去稳定，此时则另要偏置源，令其保证VBOOT

12、在UCC2891的欠压锁定 值之上。从UCC2891的数据表中，知道起动电压为12.5V最大起动电流为500uA, 这个信息可用于设计VBOOOT电容，见（9）式： 将已知数据代入，得：CBoot = 10uF (10)4.1.3 输出电容：输出电容的选择基于许多实用要求，诸如成本，几何尺寸。功能及可能性。此例取决于最小输出电容要允许输出纹波电压小于输出电压的1%，或为33mV, 掌握了电感纹波电流，最小输出电容可由（11）或计算（12）式得出。 由(2)式给出的值仅是确保输出纹波的最小值。最终选择值还要参照Resr (OUT)及瞬态响应。限33mV纹波。输出电容的Resr要小于（13）式，由

13、（14）式给出。 如果瞬态响应是一个设计考虑, 那么输出电容的选择就能从所要求的瞬态电压过冲值得出. V0S为过冲电压, 它在输出负载电流变化的范围内不得超出允差。用电感能量及电容能量的 交互可计算出，见(15)式: 对负载的变化从50%到满载,限制瞬态电压不超过输出电压的3%,则C0计算出为672uF,示于(16)式:两个330uF/ 6.3V的POSCAP电容并联，再加一支10 uF瓷片电容就能很好地满足瞬态特性.小尺寸,低成本的要求。6TPD330MPOSCAP为三洋公司产品, ResR为10 m,最大纹波电流为4.4ARMS.从(15)式,注意C0正比于L0,它还取决于fsw及IL0,

14、 作为一点注意，:这是一个交互功率级，为此目的的一个理由，纹波的对削效应减小了IL0，容许更高频率工作,它可减小L0一个更小值的L0,会导致更小的C0值, 还大大减小了L0,。C0的时间常数，功率级就会有更快的瞬态响应，为应用象中间总线变换器, 瞬态响应可以更少.。C0可选择得更少，只一个电容即可。4.1.4同步整流: 选择合适的功率MOSFET作自偏置同步整流应用有很多考虑。在自偏置应用中,MOSFET的栅源电压理想状态系直接接在变压器二次绕组处。结果是栅压不是稳定的,它随输入电压,变压器的复位电压,变压器初次级匝数比变化.如果输入电压高过2:1,自偏置方式就不能选用。就要用控制驱动的解决方

15、案。为此,一个好的着眼点,为通过计算确定变压器的变比,根据输入电压的范围,改变同步整流栅驱动电压可以计算出来，根据伏秒积平衡原理,在输出电感处可得到最小的二次电压VS(min)由(17)式给出:由 QMAIN的上升,下降时间及延迟时间尚不知晓,最坏情况下，为总周期的3%,可起始设定用来解决问题见(18)式: 已知最小输入电压,作为(18)式结果,现在可以用计算初级到次级的变压器变比,由(19)式给定. 将匝比化成整数为6, 假设二次最低电压大于(18)式的结果, 正如上面提到的, 同步MOSFET的栅源电压是不稳定的, 所以下步要决定在整个输入电压范围内在匝比为6时每个MOSFET的栅压为多少

16、.QF的Vgs的变化正比于输入电压除以变压器匝比, 对于36V72V, QF栅压的弯化为6V12V,这对标准MOSFET足够用了, 对QR栅源电压希望由变压器的复位电压除以匝比,对有源箝位拓朴,复位电压因为不是线性的,在4.3节会进一步讨论, 对VIN36V72V, QR的栅源电压在8V5V之间.选择合适的MOSFET, 还取决于已知的均方根电流及最大漏源电压, 从图5中等级电路, QF的Vgs与QR的VDS相同,而QR的Vgs与QF的VDS相同,因此,要对每个MOSFET的Vgs是多少要分别计算, VDS是已知的.参照电感电流波形,见图6, QF及QR的峰值电流分别计算出:QF必须经得起峰值

17、电流,由(20)式定义的是均方根(RMS)电流,由(21)式定义,在功率传输阶段:传统上,回流MOSFET QR在有源箝位的复位阶段必须能流过(22)式给出的最大RMS电流. 由于占空比接近0.5,最大RMS电流接近相等,所以可以选用同型号的MOSFET使用作为QF及QR,计算的参数列于表2中.在有源箝位正激变换器在接近零电压时关断, 而在开启时, QF有开启损耗, 但QR系在ZVS下开启,由于很高的平均电流流过, MOSFET要有极低的导通电阻。当然, QF还有开关损耗.所以不能只顾低导通电阻, 还要考虑栅驱动电荷的大小。HAT2165器件,RDS(ON)及Qg分别为2.5M及8M,Vgs为

18、12V, 最大范围为HAT2165 VDS=30V, Vgs=20V, ID=55A,器件为薄形LFPAK封装.为导热增强型的工业标准SO-8封装.结到环绕的热阻为60/W,当LFPAK安装在40mm*40mm 1 OZ 原的铜箔上时,环绕温度为40,最大允许结温为环绕温度的2.5倍,最大功耗由(23)式给出.迅速计算出整个功耗,将用于决定要几个MOSFET并联,为了保持最大功耗，1.25W的能力不得超过。4.1.4.1 QF功耗计算: 整流QF功耗计算的全部都是在最坏条件下, Vin最低执行.最大占零比,最大输出电流I0，对(26)式的开关损耗,上升时间Tr(QF)可由(24)式近似，假设变

19、压器绕组及QF栅之间的串入电阻小于3,最小VIN时Vgs为6V, 从制造商给的数据, 栅充电电荷Qg对HAT2165约80nc, 因为其ZVS关断,下降时间略去。 由于QF同步整流关断时接近ZVS, 关断时有一些体二极管的导通损耗, 仅用于估计，最坏情况体二极管导通时间50ns用于(27)计算为: 流过MOSFET信道的导通损耗由(28)式给出此外还有一些小的附加损耗，如MOS栅的光放电等,但在自偏置时间步整流的多数损耗已标出,对用控制方式驱动同步整流，这些相同的损耗由驱动器件付出，会大一些的。例如:栅充电损耗因些会忽略不计. 最大功耗对QF HAT2165 LFPAK,估算如下: 2.54W

20、的功耗,将导致192结温, 远远超出150的极限,所以QF MOSFET需保持112以下,(31)式给出.为更高的设计安全, QF数应加多, 但因其仅超出一点.所以QF采用两支并联, 再有当两支MOS并联时, 整个导通电阻减少了。而所需栅驱动电荷增加了.因此,在某些情况下并联MOS的整个功耗可能会增加, 此时每个器件功耗减小, 一个更好的解决方法可以用重新计算(24)式到(30)式来核准并联的MOS数量。4.1.4.2 QF功耗计算: 回流QR的全部计算也要在最坏情况下, 它为最高输入电压Vin，最小占空比D及最大负载电流Io的时候.由于QR同步整流在ZVS状态下开启,关断,可忽略开关损耗。无

21、论怎样还有比QF情况更糟糕的体二极管导通损耗.若仅仅以估算损耗为目的，在最坏情况下体二极管导通时间为150ns,由(32)式估算出:导通损耗由RMS电流流过MOS的信道电阻，由(33)式给出:对单个QR，最大功耗估计, HAT2165LFRA MOS由(35)式估出: QR并联数目需令其保持112以下结温,由(36)式限定:在同步整流中，体二极管导通损耗是功耗的第二大来源；在自偏置驱动应用中,体二极管导通时间（QR）变化是很大的.因此,需小心设计,采用三支MOS并联在QR,这就可以增加导通时间,或者略增加一点开关频率到300K HZ,结果都会增加QR的功耗.4.2功率变压器的考虑为简化分析PA

22、0810 OTS平板变压器作为结构选择，它可以给出140W的功率，并且高度低于10mm。PA0810对模块电源应用是一个很好的选择，因其需要薄形的无源组件。PA0810使用两个初级绕组，每边6匝及两个单匝的二次绕组，由（19）式决定，匝比为6，保持初级为两个绕组，以并联方式工作，两个次级绕组也并联，这减少了直流电阻约50%，也就大大减少了导通损耗。由于PA0810是平板变压器系列的一个部件，它的设计及结构对所有场合不都是最佳化的。许多应用都可从OTS变压器方案中选择，象如此小的尺寸、少的匝数，还包括了两边的隔离，有很高的效率。在300KHz之下，变压器损耗主要是磁芯的，通过变压器磁芯的BH曲线

23、变化磁密的浪涌出现这些损耗（磁滞），此外还有传导损耗，在均方根电流流过平板绕组时，磁密变化，由（37）式决定，与PA0810磁芯几何面积有关。（38）式结果可加入（39）式中，可确定磁芯的损耗。铜损是RMS电流流过初级绕组、次级绕组造成的，二次侧平均电流由先前的（21）式定义，初级的平均电流由（42）决定，它由磁化电流（40）和峰值电流（41）组成。从制造商的数据表中，变压器初级及次级绕组（两并联）给出11.25m和0.875m，这些数据现在可用于已知变压器的RMS电流，来计算由（44）式给出的导通损耗最大变压器损耗可由（45）式计算Pr = Pcore+Pcu = 0.98W+0.69W=1

24、.67W (45) 从制造商给出的温度曲线可以得出，变压器1.67W的损耗能造成40的温升。因此，预测变压器最大温度在80左右。由（46）式给出，TT(pwr) = TT(pwr) +TA = 40C+ 40C = 80C (46)4.3有源嵌位电路从图5中，无论什幺时间，QAUX只要处在导通状态，嵌位电压与输入电压之差就加到变压器的磁化电感上，这是变压器重置时期。对于低边嵌位，QAUX必须是P-MOS器件，因为体二极的方向。更有价值的是QAUX 的体二极管仅流过变压器磁化电流，它有很小的平均值（相对折射的负载电流而言）。因此，选择一个低栅电荷MOSFET是最主要考虑的，低的RDS（ON） 仅

25、是第二步考虑的。QAUX还必须能承受全部的嵌位电压（图8给出），在此应用中选择了IRF6216。不计漏感的影响，对低边的传输功能嵌制可以直接由伏秒积平衡原理来求解：D.Vin=(1-D)VCL-(1-D) Vin (47)简化（47）式，得出嵌位电压等式：这是一个很有趣值得注意的，传输函数在（48）式中给出，与非隔离的BOOST转换，两者是相同的传输函数，这就是为什么低边嵌位可以参照BOOST型的嵌位。 (48)式的结果描述了输入电压和嵌位电压之间的传输函数。无论怎样，注意到在图1中，无论QAUX何时导通，嵌位电压总是直接加到QMAIN的漏源之间，而与变压器初级磁化电感无关。因此（48）式可以

26、扩展并写成包含QMAIN源漏电压应力的等式：在变压器重置时期，变压器初级的极性反转,此时，加到初级绕组的电压为：Vreset=VCL-VIN (50)如果从（48）式表示的VCL代入（50）式并化简，传输函数与输入电压和重置电压相关如下式： 进一步单端正激变换器的占空比D可定义成输出电压与输入电压之比再乘以变压器的变比。将（52）式代入（49）和（51）式可简单地给出VCL及VRESET公式，由VIN、VOUT及N表示，见（53）及（54）式。（53）式和（54）式的结果现在可用于图说明嵌位电压变压器重定电压随输入电压的变化关系（要固定输出电压及变压器的变比N）。对输出电压用4V（3.3V加一

27、些压降），（53）的图标结果如图8所示，图8中还示出改变变压器变比对初级MOSFET的源漏电压应力的影响。 图8展示出QMAIN电压应力在最小输入电压（最大占空比D）的急剧的变化，基于此因，UCC2891如图10所示。提供一个精密嵌制最大占空比的能力。随之后果是一个具破坏性的电平会加到初级MOSFET或有一个规定最大MOSFET电压的比率。图9展示出典型正激变换器工作在整个工作电压范围内的状态。匝比为N=6，加到QMAIN的源漏的最大电压为110V，MOSFET电压在图8中由嵌位电容CCL给出嵌位电容必须选择合适，以承受整个嵌位电压加上任何附加的额定电压。选择了6的匝比后，变压器重定电压VRE

28、SET由（54）式给出，也能用随输入电压变化的曲线表示如图9。4.3.1 低边嵌位的栅驱动因QAUX已经被确认，它必须是接地参考的P沟MOSFET，需要负向的栅驱动电压才能令其导通，当然UCC2891不会产生负电压，这要外加栅驱动电路应用到低进嵌位，P-MOSFET可以直接如图10所示的方法来驱动。首先UCC2891的AUX输出变高，肖特基二极管DAUX会正向偏置，电容CAUX被充电到-VAUX伏特，然后电容放电（通过RAUX）。如果RAUX和CAUX的时间常数大于PWM的周期，则CAUX上的电压仍旧相对恒定，且使QAUX栅到源的电压峰值为0V，因此，VAUX有效地移到了地电平之下，而能以负电

29、平驱动P沟MOSFET，QAUX：CAUX的值由RAUX=1K及下面公式求出4.3.2 选择嵌位电容对于嵌位电容选择，第一个考虑的是要知道怎样合适的电压比率才能盖过整个VIN的范围（见图8）嵌位电容的值最主要的选择是基于可允许的纹波电压总量。再有，假定此电容要足够大，嵌位电压才能近似象一个恒压源一样。当然，根据（53）式VCL由随着输入电压的变化而变化，无论怎样一个线性瞬态或突然的占空比变化都要计及进去。它要取一个对嵌位电压有限的时间总量，因此，变压器重定电压与之相应。更大的电容值会导致较小的电压纹波，但又会引入对瞬态反应的限制，较小的电容值有较快的瞬态反应，但会导致更高的电压纹波，理想状态，

30、嵌位电容选择得要允许一些电压纹波，但不能太多，以增加MOS源漏电压的应力，给QMAIN允许大约20%的电压纹波以加到紧靠近QMAIN的VDS。一个简单估计CCL办法。它的谐振时间恒定要大于最大关断时间。附加因素诸如功率级时间常数，控制环的带宽，也会影响瞬态.这就接近（57）式的状况。确信瞬态性能不能被折中的，至少从有源嵌位电路观点：求解（57）式，求出CCL再乘以10倍的因子。设（57）式保持真实，（57）式可写成（58）式，表示CCL由已知项表示，有：一旦CCL由（59）式算出，最终的设计值可以在嵌位电容上的纹波电压在电路中测出以后再稍微改变一点。4.4初级MOSFET （QMAIN）的选择

31、由于嵌位电压已经由（53）式决定，主功率MOS QMAIN的源漏电压应力已经知道。图8示出在整个输入电压范围的最大电压应力为110V。再有，QMAIN的漏电流由（41）及（42）式也已经知道。最大均方根电流出现在最低输入电压和最大负载电流时，（42）式给出为4.42A。因此，选择150V VDS。IDS至少6.45A的范围，确保电流会有35%的设计余量。这个Si7846DP可选用，它是150V 6.7A N-MOSFET。为增强散热型的SO-8封装。从制造商的资料表中，整个栅电荷为35nc，导通电阻为41m（在12V栅压时）。使用IPRI（RMS），这个从（42）式求得的电流，QMAIN的导通损耗为 在4.4.1中QMAIN总是在ZVS状态下关断，但可能仍会有一些导通开启的损耗，由现有的（62）式典型ZVS开启时损耗值有很小的负载电流，估计为12A以上（最大负载的40%），假定QMAIN在ZVS状态下开启及关断。注意：在负载大于12A时，如果QMAIN没有在ZVS状态下导通，那么0.68W的值由（62）式计算可能会增加，可能会有更高的实际结温。小心ZVS测量将会由设计测试建起。QMAIN的第三个功耗由于对其输出电容COSS（QMAIN）的充放电。对于低压应用时这可以忽略，但要注意从（63）式功耗正比于电压的平方。对低