有关频率计设计的参考资料.docx

1、有关频率计设计的参考资料频率计的设计一、 内容介绍：二、 数字频率计是用来测量信号频率的装置。它可以测量正弦波、方波、三角波和尖脉冲信号的频率。在进行模拟、数字电路的设计、安装、调试的过程中，经常要用到频率计。三、 由于其用十进制数显示，测量速度快、精度高、显示直观，因此频率计得到广泛的应用。四、 设计内容及技术指标五、 设计内容：六、 设计用四只数码管显示结果的数字频率计。七、 技术指标：八、 测量信号：正弦波、方波、三角波九、 被测量信号频率范围：1HZ9999HZ一十、 显示方式：4位十进制数显示一十一、 时基电路由555定时器组成多谐振荡器产生的时基信号，其脉冲宽度分别为：正脉冲 1S

2、，负脉冲0.25S一十二、 电路原理及框图数字频率计测频率的基本原理：所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T 内测得这个周期性信号的重复变化次数为N，则其频率可表示为：f=N/T (1)图1（a）是数字频率计的组成框图。被测信号vx经放大整形电路变成计数器所要求的脉 冲信号I，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号II，其高电平持续时间t1=1s，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路的作

3、用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清“0”脉冲V，使计数器每次测量从零开始计数。各信号之间的时序关系如图1（b）所示。数字频率计的框图：如图1（a）所示一十三、 所谓频率，就是周期性信号的在单位时间（1s）内变化的次数，若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为： （2.2.1）上图是数字频率计的结构框图。被测信号经放大整形电路变成计数器所要求的脉冲信号，其频率与被测信号的频率相同。时基电路提供标准时间基准信号，其高电平持续的时间,当信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到信号结束时闸门关闭，停止计数。若在闸门

4、时间内计数器计得的脉冲个数为，则被测信号频率。逻辑控制电路的作用有两个：一是产生锁存脉冲，使显示器上的数字稳定；二是产生清“0”脉冲，使技术器每次测量从零开始计数。各信号之见的时序关系如图所示。数字频率计广泛的用来测量交流电信号的频率、周期、频率比、时间间隔、累积计数等。它由输入通道、计数显示、时间基准和逻辑控制电路等四部分组成。输入通道：对输入信号的波形进行整形放大，使波形与幅值“标准化”，以适合于计数器的工作。一十四、 三、单元电路设计一十五、 时基电路：一十六、 时基电路的作用是产生一个标准时间信号(高电平持续时间为1s)，由定时器 555构成的多谐振荡器产生(当标准时间的精度要求较高时

5、，应通过晶体振荡器分频获得)。若振荡器的频率fo=1/(t1+t2)=0.8Hz，则振荡器的输出波形如图中的波形所示，其中t=1S，t2=0.25S。一十七、 由公式t1=0.7(R1+R2)一十八、 和t2=0.7R2C，一十九、 可计算出电阻R1、R2及二十、 电容C的值。二十一、 若取电容C=10uF，则：二十二、 R2=t2/0.7C=35.7K二十三、 取标称值36K二十四、 R1=(t/0.7C)-R2=107K 二十五、 取R1=47 K，二十六、 RP=100 K二十七、 时基电路图如图所示：其仿真电路如图所示：二十八、 2、放大整形电路：二十九、 放大整形电路由晶体管9013

6、与74LS00；或集成运算放大器等组成，将输入期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。三十、 放大整形电路如图所示：放大器采用三级CMOS反向器串联而成放大倍数为200倍，足以将30mV以上的信号电压放大至限幅状态。采用CMOS反向器组成的放大器具有输入阻抗高、功耗低、简单可靠，无须调试等特点。整形电路采用CMOS反向器D8、D9等构成施密特触发器，将模拟信号整形为边沿陡直的方波脉冲送入计数器。接通电源后，用直流数字电压表测1V0端输出电压，如果IV03.4V，则放大电路和设计满足要求。否则，则需调节R2的阻值，直到

7、其满足要求。高速整形电路是高速计数电路的重要组成部分，它的性能对计数电路的最高计数频率影响很大。常用的高速整形电路有电流型施密特触发器和隧道二极管整形器两种，而我在这所用到的是施密特触发器作为整形电路。它对放大器的输出信号进行整形使之成为矩形脉冲。其结果仿真图为：3、逻辑控制电路：根据图1(b)所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号V。脉冲信号和V可由555组成的两个单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。 设锁存信号和清“0”信号V的脉冲宽度相同，如果要求tW=0.02S，则有tW=0.45RextCext=0.02S

8、若取Rext=10K 则Cext=tW/0.45Rext=4.4uF 取标称值4.7uF。 锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值如图1(b)所示，1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送译码显示器。选用D触发器74LS74可以完成上述功能当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变所以在计数期间内，计数器的输出不会送到译码显示器由555集成定时器组成单稳态触发器的原理图及工作波形如下图所示。下图

9、（a）为由555集成定时器和外接定时元件、构成的单稳态触发器。稳态时555电路输入端处于电源电平，内部放电开关管T导通，输出端输出低电平，当有一个外部负脉冲触发信号经C2加到2端，并使2端电位瞬时低于，低电平比较器动作，输出为高电平，开始一个暂态过程，电容开始充电，按指数规律增长。当充电到时，高电平比较器动作，比较器翻转，输出从高电平返回低电平，放电开关管T重新导通，电容上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。波形图如图 (b)所示。（a）（b）图2.4.5 555集成定时器构成单稳态触发器（a）单稳态触发器的电路图 （b）单稳态触发器工作波形暂稳态的持

10、续时间（即为延时时间）决定于外接元件、的大小。 通过改变的大小，可延时时间在几个微秒到几十分钟之间变化。当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端（4脚）接地的方法来中止暂态，重新计时。此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B。被测信号频率为,周期到闸门另一输入端。当门控制电路的信号到来后,闸门开启,周期为的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端产生脉冲信号到计数器,计数

11、器开始工作,直到门控信号结束,闸门关闭。单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零 。(简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数。同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。)控制电路如图所示：仿真图为：4、计数与译码电路计数器可用74L

12、S90完成，也可用加74LS192或74LS161完成，4个十进制级联而成。0.5HZ的时基信号和被测信号经过与非门后送给计数器的最低位.计数译码电路如图所示：总体电路图为：四、 安装与调试1.接通电源后，用双踪示波器(输人耦合方式置DC档)观察时基电路的输出波形，应如波形图(b)所示的波形，其中t1=1S，t2=0.25S，否则重新调节时基电路中的和的值，使其满足要求。然后改变示波器的扫描速率旋钮，观察74LSl23的第13脚和第10脚的波形，应有如波形图(b)所示的锁存脉冲和清零脉冲V的波形。 2.将4片计数器74LS90的第2脚全部接低电平，锁存器74LS273的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码、显示器的工作是否正常。 波形。 3.在放大电路输入端加入1KHz,Vp-p=1V 的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。五、元件清单主要所用集成芯片为：