CSA_精品文档.pdf

1、 DS284PP4 1 CS5460A 单相双向功率/电能 IC 特性?电能数据线性度：在1000：1 动态范围内线性度为 0.1%?片内功能：可以测量电能（有功），I*V，IRMS 和VRMS，具有电能-脉冲转换功能?可以从串行EEPROM 智能“自引导”，不需要微控制器?AC 或DC 系统校准?具有机械计度器/步进电机驱动器?符合IEC687/1036，JIS 工业标准?功耗OWR=4.0kHz）（见注释1，2，3，4，5）参数 符号 最小值 典型值 最大值 单位 精度（两个通道）共模抑制比 （DC,50,60Hz）CMRR 80-dB 偏移量漂移（无高通滤波器）-5-nV/模拟输入（电流

2、通道）总谐波失真 THDI 74-dB 差模输入电压范围(VIIN+)-(VIIN-)（增益=10）（增益=50）IIN-250 50-mV(dc)mV(dc)IIN+或IIN-上的共模加信号 （增益=10或50）-0.25-VA+V 满量程输入时对电压通道的串扰 （50，60Hz）-115 dB 输入电容 （增益=10）（增益=50）Cin-25 25-pF pF 等效输入阻抗 （注释6）（增益=10）（增益=50）ZinI ZinI -30 30-k k 噪声（参考输入）（增益=10）（增益=50）-20 4 VRMS VRMS 精度（电流通道）双极性偏移误差 （注释1）VOSI-0.00

3、1-%F.S.满量程误差 （注释1）FSEI-0.001-%F.S.模拟输入（电压通道）总谐波失真 THDv 62-dB 最大差模输入电压范围 (VIN+)-(VIN-)VIN-250-mV(dc)VIN+或VIN-上的共模加信号 -0.25-VA+V 满量程输入时对电流通道的串扰 （50,60Hz）-70 dB 输入电容 CinV-0.2-pF 等效输入阻抗 （注释6）ZinV-5-M 噪声（参考输入）-250 VRMS 精度（电压通道）双极性偏移误差 （注释1）VOSv-0.01-%F.S.满量程误差 （注释1）FSE-0.01-%F.S.动态特性 相位补偿范围 （电压通道，60Hz）-2

4、.4-+2.5 高速滤波器极频率点 （两个通道）OWR-DDCLK/1024-Sps 输入采样速率 DCLK=MCLK/K -DCLK/8-Sps 满量程DC校准范围 （注释7）FSCR 25-100%F.S.通道-通道延时误差 （60Hz）（PC6:0设置为“0000000”）1.0 s 高通滤波器极点频率 -3dB -0.5-Hz 参考电压输出 输出电压 REFOUT+2.4-+2.6 V VREFOUT温度系数 （注释12）TVREFOUT-25-ppm/负载调节 (输出电流1 A输入或输出)VR-6 10 mV 参考电压输入 输入电压范围 VREFIN+2.4+2.5+2.6 V 输入

5、电容 -4-pF 输入CVF电流 -25-nA 电子工程师之家h t t p:/w w w.e e h o m e.c n 项目开发 芯片解密 零件配单 TEL:15013652265 QQ:38537442 CS5460A 6 DS284PP4 模拟特性（续）参数 符号 最小值 典型值 最大值 单位 电源 电源电流（有效状态）IA+ID+(VD+=5V)ID+(VD+=3.3V)PSCA PSCD PSCD-1.3 2.9 1.7-mA mA mA 功耗 有效状态（VD+=5V）（注释8）有效状态（VD+=3.3V）待机状态 休眠状态 PC-21 11.6 6.75 10 25-mW mW

6、mW W 电源抑制比 （50，60Hz）电流通道 （增益=10）（注释9）（增益=50）PSRR PSRR 56 70 -dB dB 电源抑制比 （50，60Hz）电压通道 （注释9）PSRR 50 -dB PFMON掉电检测阈值电压 （注释10）PMLO 2.3 2.45-V PFMON上电检测阈值电压 （注释11）PMHI-2.55 2.7 V 注释：1.进行了偏移量/增益系统校准程序后，芯片工作在“连续计算周期”数据采集模式时，电流和电压通道的双极性偏移量误差及全量程增益误差分别参照IRMS寄存器及VRMS寄存器的输出。这一规格不适用于瞬时电流/电压寄存器的输出。2.本说明有设计，描述和

7、测试保证。3.若无其他说明，模拟信号以VA-为参考，数字信号以DGND 为参考。4.关于VA+=VD+=5V10%的规定，需注意只要VA+VD+,VA+和VD+允许相差200mv。5.Sps是“samples per second（每秒采样次数）”的缩写。FSCR 最小值受增益寄存器最大允许值限制。6.等效输入阻抗（ZinI）由时钟频率（DCLK）和输入电容（Cin）决定，ZinI=1/（IC*DCLK/4），其中DCLK=MCLK/K 7.FSCR的最小值由增益寄存器的最大允许值限定。8.所有输出值都是加载情况下的输出。所有输入都是CMOS 电平。9.PSRR定义：VREFIN与VREFOU

8、T相连，VA+=VD+=5V,VA+和VD+引脚上的+5V电压上叠加一个峰值为150mV的正弦波（频率为60HZ）。两个输入通道的“”“”输入引脚与VA短接。CS5460A工作于“连续计算周期”数据采集模式，测试时采集通道的输出数据。数字正弦输出信号的峰值是确定的，该值转换为加在通道输入端的正弦电压的峰值，从而产生同样的数字正弦输出信号。这一电压定义为Veq。PSRR因此定义为（单位dB）：=eqVVPSSR150.0log20 10.PFMON电平下降且LSD位为0，则LSD位所对应的电压置为高电平。11.若LSD为已置1（由于PFMON电压跌至PMLO以下），则当PFMON电压开始回升时，

9、PFMON引脚上的电平为PMHI，但LSD位会永久性的复位为0（不会瞬间变回1）。若不满足这一条件，LSD的复位不会成功。该条件表明电压已恢复。典型地，如所给数据，PMHI约比PMLO电压高100mV。12.VREFOUT温度系数规范见4.7节。电子工程师之家h t t p:/w w w.e e h o m e.c n 项目开发 芯片解密 零件配单 TEL:15013652265 QQ:38537442 CS5460A DS284PP4 7 5V 数字特性（TA=-40+85；VA+，VD+=5V 10%；VA-，DGND=0V）（见注释3，4和13）参数 符号 最小值 典型值 最大值 单位

10、高电平输入电压 除XIN,SCLK和RESET以外的所有引脚 XIN SCLK和RESET VIH 0.6VD+(VD+)-0.5 0.8VD+-V V V 低电平输入电压 除XIN,SCLK和RESET以外的所有引脚XIN SCLK和RESET VIL -0.8 1.5 0.2VD+V V V 高电平输出电压（除XOUT）Iout=+5mA VOH（VD+）-1.0-V 低电平输出电压（除XOUT）Iout=-5mA VOL-0.4 V 输入漏电流 （注释14）Iin-1 10 A 三态漏电流 Ioz-10 A 数字输出引脚电容 Cout-5-pF 注释：13.5V特性由表示特性保证。只有更

11、严格的3.3V数字特性在产品测试中进行过实际验证。14.适用于除XIN引脚（漏电流50A）和MODE引脚（漏电流47uF，两个电容值的和可选100uF。4.4 中断和看门狗 4.4.1 中断 INT引脚用来通知CS5460A发生了某些值得注意的事件，这些事件包括芯片运行的状态和内部故障状态。状态寄存器与屏蔽寄存器组合将产生INT信号，当状态寄存器的某位有效，并且屏蔽寄存器相应的位是逻辑1，INT信号被激活；当状态寄存器的这一位恢复为无效时，中断状态被清除。4.4.1.1 清除状态寄存器 与其它的寄存器不同，状态寄存器的位只能被清除（设置为逻辑0）。当向状态寄存器写入字时，字中的任何1 都可以清

12、除状态寄存器相应的位，而其它位保持不变。这可以在不清楚其它位的状态的情况下，清除特定位。这种机制方便了交互处理，并将丢失尚未处理事件的危险性降到最低。图 14.自引导过程的时序图 电子工程师之家h t t p:/w w w.e e h o m e.c n 项目开发 芯片解密 零件配单 TEL:15013652265 QQ:38537442 CS5460A DS284PP4 27 图 15.CS5460A自引导配置：掉电后自动重启动 4.4.1.2 INT引脚的典型应用 下面步骤说明如何处理中断。?初始化：步骤I0 向状态寄存器写FFFFFF（16 进制），清除所有状态位 步骤I1 向屏蔽寄存器

13、中允许产生中断的中断条件位写逻辑1 步骤I3 开启中断?中断处理过程：步骤H0 读状态寄存器 步骤H1 禁止所有中断 步骤H2 转向相应的中断处理程序 步骤H3 将H0 步骤读出的值写回以清除状态寄存器 步骤H4 重新开中断 步骤H5 从中断处理程序中返回 这个交互处理过程保证了在H0步骤H3步骤间发生的新中断不会被H3步骤丢失（清除）。4.4.1.3 INT引脚的有效状态 INT的有效状态由配置寄存器的SI1、SI0 两位控制，引脚的有效状态可以被设定为低电平（缺省）、高电平、上升沿和下降沿四种。若中断输出信号格式设为高电平有效或低电平有效，则当状态寄存器的相应位恢复为无效状态后，中断条件被

14、清除。当设置为上升沿或下降沿时，INT脉冲宽度至少应为MCLK/K个周期，虽然某些情况下，脉宽可能有2MCLK/K个周期。4.4.1.4 异常 状态寄存器的IC位（无效命令）只能在端口初始化时清除，IC位也是唯一低电平有效的状态寄存器位。正确清除状态寄存器WDT 位（看门狗定时器），必须先读取能量寄存器，然后清除状态寄存器的WDT 位。4.4.2 看门狗定时器 看门狗定时器（WDT）的功能是通知系统CS5460A 与微处理器的通讯存在潜在的故障。通过允许WDT 产生中断，微控制器可以从跑飞状态返回正常的代码空间，读取转换器的数据。超时时间被编程为大约5 秒。每次能量寄存器被读取，计数器都重新启

15、动。在典型情况下，每秒能量寄存器读取一次，因此，WDT 不会超时。在将看门狗用在其他方面时，必须能够保证能量寄存器至少每5 秒读取一次。电子工程师之家h t t p:/w w w.e e h o m e.c n 项目开发 芯片解密 零件配单 TEL:15013652265 QQ:38537442 CS5460A 28 DS284PP4 4.5 晶体振荡器特性 XIN 和XOUT 分别是用于产生振荡的反向放大器的输入和输出，用作片上振荡器，如图16 所示。振荡器电路通过外接一个石英晶振或陶瓷谐振器工作。为了降低电路成本，芯片内部集成有两个负载电容器C1，一个在XIN 与DGND 之间，一个在XO

16、UT 与DGND 之间。引线长度应尽量缩短以减少寄生电容。因为集成了负载电容，振荡器电路的振荡频率在电源为5V时可以达到20MHz，3.3V时可达到5MHZ。如果由外部时钟源驱动芯片，XOUT 应该悬空，外部电路直接驱动XIN。在XIN 和数字电路之间有一个提供CMOS 电平的放大器，其在正弦输入时仍可工作，所以不存在输入边沿缓慢的问题。CS5460A 可以由2.5 20MHz 范围的时钟驱动。用户应适当设置分频比K，以确保MCLK/K处于2.5MHZ 到5MHZ 之间。分频比K由配置寄存器的K3:0 位决定。比如，若XIN=MCLK=15MHZ，K 被设定为5，则DCLK为3MHZ，这个值正好处于2.5MHZ 到5MHZ之间。注意当K 3:0 位为全0 时，分频比K 为16。图 16.晶体振荡器连接图 4.6 模拟输入 CS5460A 的输入通道差模输入电压满量程都是250mVRMS（若电流通道的PGA设置为50X，则电流通道的满量程差模输入电压为50mV）。系统校准通过在规定范围内设定校准寄存器值来增加或减少转换器量程范围。详见“4.8校准”部分。4.7 参考电压 CS5460A