2GHzCMOS射频低噪声放大器的设计与测试.pdf

1、2-GHZ CMOS 射频低噪声放大器的设计与测试林敏，王海永，李永明，陈弘毅（清华大学微电子学研究所，北京 100084）摘要：本文采用 CMOS 工艺，针对无线通信系统前端（Front-end）的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明，该放大器工作在 2.04-GHZ 的中心频率上，3dB 带宽约为 110MHZ，功率增益为 22dB，NF 小于 3.3dB.测试结果与仿真结果能够很好地吻合.关键词：CMOS 射频集成电路；低噪声放大器；噪声中图分类号：TN4文献标识码：A文章编号：0372-2112（2002）09-1278-04Design and Test of 2-

2、Ghz CMOS RF Low Noise AmplifierLIN Min，WANG Hai-yong，LI Yong-ming，CHEN Hong-yi（Institute of Microelectronics，Tsinghua Uniuersity，Beijing 100084）Abstract：Design and test of a 2-GHZ RF iow noise ampiifier（LNA）impiemented with CMOS technoiogy is presented here.Measurement resuits show this ampiifier wo

3、rks weii centered at 2.04GHZ freguency，with a 22dB forward power gain（S21）and a noisefigure（NF）iess than 3.3dB.It has a fairiy wide 3-dB bandwidth which is 110MHZ，suitabie for most portabie wireiess appiications.Key words：CMOS RFIC；iow noise ampiifier；noise1引言近十年来，无线通信应用的飞速发展和持续繁荣，极大地推动了射频集成电路的设计研究.

4、在数 GHZ 的频率范围内，先进的 CMOS 工艺与 Bi-CMOS 工艺制造的硅基射频集成电路，在性能的各个方面已初步具有了与 GaAs RFIC 一争高下的能力1.硅材料和 CMOS 工艺不仅具有价格低廉的优点，并且，还具有与后端基带数字信号处理器集成到一块芯片上，成为 SOC 的巨大潜力1.因此，用 Si CMOS 工艺设计射频集成电路成为近年来国际上的热点研究领域.射频低噪声放大器（RF LNA）是射频前端系统的关键电路，它的噪声系数（Noise Figure）特性决定了整个射频前端的噪声性能的上限，它的增益决定了对后级电路的噪声的抑制程度，它的线性度（IIP3，IIP2）对整个系统的

5、线性度和共模噪声抑制比有着重要的影响2.2MOS 管噪声模型和噪声优化方程MOS 晶体管的噪声主要来源于沟道热噪声和感应栅噪声3，MOS 管的横截面如图 1 所示.沟道热噪声是由于沟道载流子的不规则热运动形成的.它可以用一个噪声电流源表示：i2d=4IT gd0!f（1）表示沟道热噪声系数，gd0表示漏极偏置为 0 时的漏源电导.由于 MOS 管的栅极是容性的，沟道载流子电荷的扰动会耦合到栅上，在栅上产生一个噪声电流，称为感应栅噪声，它也可以用一个噪声电流源来表示：i2g=4IT gg!f（2）gg=2C2gs5gd0（3）图 1MOS 管截面图由于感应栅噪声和沟道热噪声有一定的相关性，因此，

6、可以将感应栅噪声分成两部分，一部分与沟道热噪声完全相关，另一部分与沟道热噪声完全不相关，表示如下：i2g!f=4IT gg（1-c2）+4IT gg c2c!j0.395（4）表示感应栅噪声系数，c 为两种噪声源的相关系数.如果采用第三部分将要讨论的 L-degeneration 输入级电路结构，该电路的等效电路如图 2 所示.V2L和 V2rg分别表示电感 Lg的寄生电阻 RL和栅极电阻 Rg的噪声电压源.由此等效电路，可以得出电路噪声系数的表达式：F=1+RlRs+RgRs+0s 0()T（5）收稿日期：2002-03-20；修回日期：2002-06-29基金项目：国家重点基础研究专项基金

7、（No.G2000036508）第 9 期2002 年 9 月电子学报ACTA ELECTRONICA SINICAVoi.30No.9Sep.2002图 2L-degeneration 的等效电路Os=c0（Ls+Lg）Rs=1c0RsCgs（6）)=1+2I cI8 c25!Y+8 c25Y（1+O2s）（7）显然，存在一个最佳的 Os，使得噪声系数 F 取得最小值，这个最佳的 Os决定了 MOS 管器件的尺寸.一般地，Os的取值在 3.5 5.5 之间.!电路与版图设计LNA 设计的几个主要特点如下：（1）LNA 的输入阻抗必须是 50 欧姆，以便和天线的 50 欧姆特性阻抗相匹配；（2

8、）LNA的噪声系数应该尽可能地小；（3）LNA 的增益应该足够大（在系统线性度允许的条件下）以便对后级电路的噪声进行抑制；（4）LNA 的功耗应该尽可能地小.通常采用 L-degeneration 的结构来实现输入匹配.这种结构的最大的好处就是不必引入一个真正的电阻（否则，电路的噪声性能就会严重恶化），从而既实现了阻抗匹配，又满足了LNA的低噪声要求.如图 3 所示，这种结构在输入 MOS 管的栅极和源极引入两个电感，通过选择适当的栅极电感值，使得输入回路在电路的工作频率附近产生谐振，从而抵消掉输入阻抗的虚部，再通过选择适当的偏置条件和源极电感值，使得输入阻抗得到一个 50 欧姆的实部，这个实

9、部并不是真正的电阻，因而它没有噪声.输入级的设计方程如下：Zin=s（Ls+Lg）+1sCgs+gm1C()gsLscTLs（谐振频率处）（8）谐振频率为：c0=1（Ls+Lg）C!gs（9）考虑到 Cgd对 Zin和cT的影响，输入阻抗表达式可修正为：Zin=cTLs1+2CgdCgs=cT，effLs（10）图 3输入匹配电路为了减小 Cgd带来的MiIIer 效应的影响，也为了提高 LNA 的增益和隔离度，电路的输入放大级采用了 Cascode 结构.同时，为了减小 LNA 的直流功耗和实现输出级的匹配，输出级采用了输出缓冲级与输入放大级堆叠（stack）的电路结构.电路结构如图 4 所

10、示5.此外，输出级的设计还可以采用跨阻输出级的设计方法6.版图设计在 RFIC 的设计中是十分重要的4.LNA 的版图设计中，需要注意以下问题：Cascode 结构虽然提高了增益和稳定度，但是，为了使 Cascode 器件引起的噪声最小，Cgs必须最小化：可以将输入器件的漏区与 Cascode 器件的源区合并来实现；用于输入匹配的电感 Ls一定要足够大，满足匹配要求，匹配不足会导致噪声特性的显著下降；输入器件的栅极最好是插指结构，以减小栅电阻；器件四周的衬底接触孔应尽量多，以减小背栅电阻；Csb的影响：输入器件的源极与衬底的电容等效到栅极为一负阻，此效应在输入匹配电路的电感量的选择时必须考虑.

11、图 4LNA 的电路结构仿真、测试结果的分析本文设计的 LNA 采用了 TSMC0.18!m RF CMOS 工艺来进行制造.电路的仿真结果见表 1.表#仿真结果列表工作电压（V）中心频率（GHZ）3dB带宽（MHZ）S21（dB）S11（dB）S22（dB）S12（dB）NF（dB）IIP3（dBm）直流功耗（mW）1.52.115025-16-15-452.4-8.518图 5LNA 芯片图本文测试所用仪 器 为：HP8510C 矢 量 网 络 分 析 仪，9721第9期林敏：2-GHZ CMOS 射频低噪声放大器的设计与测试图 6噪声系数测量结果图 7测量所得 S21 曲线图 8测量所得

12、 S11 曲线hP8970B 噪声系数分析仪.图 5 为测试 LNA 的压焊图.为了测试 LNA，制作了 PCB 板.因为所设计的 LNA 是差分输入差分输出结构，而测试仪器和信号源都是单端的，因此，PCB 板上除了一些匹配元件之外，还必须在 LNA 的输入和输出端各添加一个 Bahhm，用以完成平衡和非平衡之间的转换.单个 Bahhm的插入损耗至少为 1dB，而 LNA 之前的 PCB 板和板上元件的图 9测量所得 S22 曲线图 10测量所得 S12 曲线损耗约为 0.5dB 左右，也就是说，LNA 之前的总插入损耗为1.5dB.根据电路损耗和噪声的折算关系，用 PCB 板测得的噪声系数应

13、该减去 LNA 之前的插入损耗的 dB 数，才是 LNA 真正的噪声系数.由图 6 可得，在 2Ghz，PCB 测得的 NF 为4.88dB，减去插入损耗，LNA 实际的 NF 约为 3.3dB，比仿真结果 2.4dB 高了约 0.9dB8.进一步的分析表明，测试结果与仿真结果的差异原因在于：一方面，TSMC 的 RF CMOS 工艺采用子电路来代替感应栅噪声建模的方法并不十分精确；另一方面，是由于 PCB 板和压焊线引入的一些寄生电阻带来的噪声在电路仿真时没有能够充分考虑在内所造成的.值得注意的是，网络分析仪是在输出 0dBm 无衰减的情况下校准的，而 S21 的测试是在网络分析仪的输出衰减

14、量为40dB 的情况下测得的，因此，测得的 S21 曲线要加上 40dB 的衰减量，才是 LNA 真正的 S21 曲线7.如图 7 可知，测得的S21 在 2.04Ghz 为-18dB，加上衰减量，实际为 22dB，与仿真的 25dB 能够较好地吻合.S11，S22，S12 三个 S 参数在测量时网络分析仪没有加衰减，因此，测得的曲线就是 LNA 的实际0821电子学报2002 年曲线，可以看出，它们与仿真结果也能很好地吻合.!结论本文给出了基于 Si CMOS 工艺的射频低噪声放大器的分析，设计和测试过程!对测试结果的分析表明，实际测得的LNA的技术指标能够与仿真结果较好地吻合，并且该放大器

15、的各项技术指标达到了绝大多数便携式无线通信系统前端对射频低噪声放大器的要求，具有很好的应用前景!参考文献：1 Lawrence E.Larson.Integrated circuit technoIogy opitions forRFIC s present status and future directionsJ.IEEE J SoIid-State Circuits，1998，33：387-399.2 Behzad Razavi.RF MicroeIectronicsM.Prentice HaII PTR：UpperSaddIe River NJ 07458，1998.3 AIdert

16、van der ZieI.Noise in SoIid State Devices and CircuitsM.New York：John WiIey&Sons，1986.4 R P JindaI.Noise associated with distributed resistance of MOSFETgate structures in integrated circuits J.IEEE Trans on EIectron De-vices，1984，ED-31（10）：1505-1509.5 Derek K Shaeffer，Thomas H Lee.A 1.5V，1.5GHz CMOS Low NoiseAmpIifierJ.IEEE J SoIid-State Circuits.1997，32（5）：745-759.6 Oiuting Huang，PaIao Orsatti，Francesco Piazza.Broadband，0.25!mCMOS LNAs with Sub-2dB NF for GSM appIications A.IEEE CICCC.USA：1998