ImageVerifierCode 换一换
格式:DOCX , 页数:17 ,大小:69.55KB ,
资源ID:314129      下载积分:12 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/314129.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(eda与vhdl课程设计音乐节拍器大学论文.docx)为本站会员(b****1)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

eda与vhdl课程设计音乐节拍器大学论文.docx

1、eda与vhdl课程设计音乐节拍器大学论文摘要音乐节拍器作为音乐初学者必备的辅助器材可以帮助演奏者在练习期间能将音符表达的更贴切,避免演奏难度及音乐情绪干扰演奏速度影响表演效果因此,节拍器的精度及质量至关重要。而传统基于机械时钟的节拍器要制作出高质量的成品成本很高,故制作工艺简单,体积小,功能全面,而且时钟稳定,无需维护的电子音节节拍器应运而生。随着电子技术的发展, 应用系统向着的应用引起电子产品及系统开发的革命性变革。和其他的电子技术相比,VHDL 语言作为可编程逻辑器件的标准语言描述能力强, 覆盖面广, 抽象能力强, 在实际应用中越来越广泛。在这个阶段,人们开始追求贯彻整个系统设计的自动化

2、,可以从繁重的设计工作中彻底解脱出来,把精力集中在创造性的方案与概念构思上,从而可以提高设计效率,缩短产品的研制周期。作为一种工业标准硬件描述语言。本文为广大的电子爱好者及音乐学习者提供了一份不同于传统音乐节开启的设计方案,利用向着小型化、快速化、大容量、重量轻的方向发展的EDA 技术阐述了完整全面的设计方法及结果,从概念模型设计到详细的系统设计均图文并茂的展示了设计的思路与方式,并附ALTERA电子公司专用仿真设计环境QYARTUS II的波形仿真图及全部源码(VHDL语言),目录引言 - 1 -1.系统的设计要求 - 1 -2.系统分析 - 1 -2.1 系统构成 - 1 -2.2 系统实

3、现过程 - 2 -3.具体模块设计 - 3 -3.1数控分频电路TimeCLK - 3 -3.2数码管驱动显电路LED8 - 3 -3.3声光输出电路OutputTem - 3 -4.程序设计 - 4 -4.1数控分频电路TimeCLK源代码 - 4 -4.2数码管驱动显电路LED8源代码 - 4 -4.4 顶层文件设计模块 - 2 -5.运行结果与分析 - 2 -5.1数控分频电路TimeCLK - 2 -5.2数码管驱动显电路LED8 - 2 -5.3声光输出电路OutputTem - 2 -6.结束语 - 2 -参考文献 - 3 -引言随着当前科学技术的发展以及人民的思想愈加开放,使用电

4、子产品不再是一种可以谋生的特殊技术,相反技术走进生活成为新时代的口号和发展动向,越来越多的人致力于设计出更巧妙的电子产品以帮助我们更好的生活、工作、学习。多年来,音乐节拍器作为音乐初学者必备的辅助器材,一直备受争议:好的音乐节拍器节奏精准,音色润美,可以帮助演奏者在练习期间能将音符表达的更贴切,避免演奏难度及音乐情绪干扰演奏速度影响表演效果;但劣质节拍器的频率不准,反而会打乱学习者本身的节奏感,且使演奏者很难专注地将感情融入到演奏之中。因此,节拍器的精度及质量至关重要。然而,传统的节拍器多基于机械时钟,不仅防震防磁效果差、体积大、维护困难,且要制作出高精度的成品成本很高,与此相比,基于晶振时钟

5、的电子音节节拍器,制作工艺简单,体积小,功能全面,而且时钟稳定,无需维护,且音量音速音色可调,能满足几乎全部学习者的需求。随着电子技术的发展, 应用系统向着小型化、快速化、大容量、重量轻的方向发展,EDA 技术的应用引起电子产品及系统开发的革命性变革。和其他的电子技术相比,VHDL 语言作为可编程逻辑器件的标准语言描述能力强, 覆盖面广, 抽象能力强, 在实际应用中越来越广泛。在这个阶段,人们开始追求贯彻整个系统设计的自动化,可以从繁重的设计工作中彻底解脱出来,把精力集中在创造性的方案与概念构思上,从而可以提高设计效率,缩短产品的研制周期。作为一种工业标准硬件描述语言。1.系统的设计要求设计一

6、个音乐节拍器,三种可选拍号(2/4,3/4,4/4),能准确声光同步显示拍强(即拍显),可连续调整并用数码管显示拍速,可连续调整音量。2.系统分析2.1 系统构成CPU(CPLD)部分的逻辑功能:检测按钮输入模块的信息(拍号、拍速、音量),并按相应信息进行分频调整得到正确频率的输出信号,并驱动扬声器,数码管及LED灯以显示所需信息。外围电路有两部分,一部分为输出(声光模块),一部分为输入(按钮模块),系统框图如图2.1:图2.1 系统构成框图本文着重讲述系统设计中的CPLD程序设计部分,故“CPLD芯片的输入信号”、“CPLD芯片的输出信号”、“CPLD芯片的逻辑结构”等词语均省略为“输入信号

7、”、“输出信号”、“逻辑结构”等,特此声明,不再赘述。2.2 系统实现过程用VHDL进行设计 ,首先应该了解 ,VHDL语言一种全方位硬件描述语言 ,包括系统行为级描述 ,寄存器传输级和逻辑门阵列等多个设计层次。充分利用VHDL“自顶向下”的设计优点以及层次化的设计概层次概念对于设计复杂的数字系统非常有用,能使得再复杂的系统设计也可从简单的单元入手 ,简化设计过程,降低设计难度,且提高了程序的可读性,并降低了程序的维护难度。根据本系统设计要求知(如图2.1)1) 整个系统共有三个输入信号:a) 控制拍号(2/4、3/4、4/4)的逻辑输入信号TK;b) 控制拍速(20400)的调节信号TS0,

8、1,分别为“增加”、“减小”;c) 控制音量的上下调节信号(120);2) 整个系统共有四个输出信号:a) 扬声器驱动信号Speaker;b) 拍显LED驱动信号LED13;c) 数码管驱动信号S18;d) 数码管片选信号CS12。据此,我们可以将整个节拍产生电路分为三大部分:a) 数控分频电路TimeCLK;b) 数码管驱动显示LED8;c) 声光输出OutputTem电路。综上,系统的工作原理便可简述如下:1) 数码管驱动根据输入信号拍速TS结合字形码(按数码管类型分为共阴极或共阳极)动态扫描三位数码管即可;2) 数控分频电路根据输入信号TS、CLK,可产生无可察觉干扰指定频率的,可供声光

9、输出电路使用的时钟信号(节拍信号)CLK1;3) 声光输出电路则是根据拍号TK及CLK1则可以产生能驱动扬声器发出不同音调的波形,输出给扬声器,同时按拍强让三个同色不同亮度的LED灯依次亮起,产生声光同步的拍显效果。完整的音乐节拍系统的逻辑结构图如图2.2所示:CSS07CSSpd数码管驱动电路TSS07输出信号输入信号CLK1CLKSpeakerSpeakerCLKCLK1数控分频 TKLED02LED02声光输出TKVMTSVM图 2.2 逻辑结构图3.具体模块设计3.1数控分频电路TimeCLK数控分频电路功能:利用计数器,结合输入信号TS、CLK,实现分频,产生无可察觉干扰指定频率的,

10、可供声光输出电路使用的时钟信号(节拍信号)CLK1;3.2数码管驱动显电路LED8数码管驱动电路功能:1) 根据输入信号拍速调节信号TS计算当前拍速并输出;2) 根据当前拍速按字形码(共阴极或共阳极)动态扫描三位数码管;3.3声光输出电路OutputTem声光输出电路功能:1) 根据拍号TK及CLK1产生能驱动扬声器发出不同音调的波形,输出给扬声器;2) 按拍强让三个同色不同亮度的LED灯依次亮起,产生声光同步的拍显效果。4.程序设计4.1数控分频电路TimeCLK源代码library IEEE;Use IEEE.STD_LOGIC_1164.ALL;Use IEEE.STD_LOGIC_AR

11、ITH.ALL;Use IEEE.STD_LOGIC_UNSIGNED.ALL;entity TimeCLK is PORT( CLK :IN STD_LOGIC; SPEED :IN INTEGER RANGE 24 TO 400; CLK1 :buffer STD_LOGIC );END ENTITY;ARCHITECTURE BHV OF TimeCLK IS SIGNAL flag:STD_LOGIC:=0; SIGNAL SUM:INTEGER RANGE 0 TO 1000:=1000; BEGIN SUM=24000/SPEED; process(CLK) variable cot:INTEGER RANGE 0 to 5000; BEGIN IF(clk=1) THEN IF (COT SUM) THEN cot:=cot+1; CLK1=0; ELSIF (COT2*SUM) THEN cot:=cot+1; CLK1 Shun Shun Shun Shun ShunShun Sten Sten Sten Sten Ste

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1