《计算机组成原理》教学课件-第六章.pptx

1、计算机组成原理Principles of Computer Organization本章导读中央处理器又称CPU。本章将讲述CPU的功能及组成方式，指令执行过程，硬布线控制器和微程序控制器的工作原理和设计方法，然后介绍流水CPU。04微程序控制器，要求达到“综合应用”层次05流水CPU，要求达到“综合应用”层次02指令的执行过程，要求达到“综合应用”层次03硬布线控制器，要求达到“简单应用”层次学习目标学习目标01CPU的功能和组成，要求达到“领会”层次第3页目录concentsCPU的功能和组成指令执行过程硬布线控制器微程序控制器微程序设计技术流水CPU常见问题和易混淆知识点CPU的功能和组

2、成CPUCPU的功能和组成的功能和组成第6页对于冯诺依曼结构的计算机而言，一旦程序进入存储器后，就可由计算机自动完成取出指令和执行指令的任务。专门用来完成此项工作的计算机部件称为中央处理器，通常简称CPU。6.1.1 CPU的功能CPUCPU的功能和组成的功能和组成第7页CPU对整个计算机系统的运行是极其重要的，它具有如下5个方面的基本功能。完成取指令、分析指令和执行指令的操作，即程序的顺序控制。由于程序是一个指令序列，这些指令的相互顺序不能任意颠倒，必须严格按程序规定的顺序进行，因此，保证机器按顺序执行程序是CPU的首要任务。(1)指令控制CPUCPU的功能和组成的功能和组成第8页(2)一条

3、指令的功能往往是由若干个操作信号的组合来实现的，因此，CPU管理并产生由主存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行操作。操作控制(3)指对各种操作实施时间上的定时。在计算机中，各种指令的操作信号及一条指令的整个执行过程都受到时间的严格定时。时间控制CPUCPU的功能和组成的功能和组成第9页(4)就是对数据进行算术运算和逻辑运算。完成数据的加工处理，是CPU的根本任务。因为，原始数据只有经过加工处理后才能对人们有用。数据加工(5)对计算机运行过程中出现的异常情况和特殊请求进行处理。中断处理CPUCPU的功能和组成的功能和组成第10页现代CPU一般

4、由运算器、控制器和Cache三大部分组成。从教学目的出发，本章以CPU执行指令为主线来组织教学内容，如图给出了CPU模型。6.1.2 CPU的基本组成CPUCPU的功能和组成的功能和组成第11页1.控制器控制器是指挥与控制整台计算机各功能部件协同工作、自动执行计算机程序的部件。其作用是控制指令的执行过程。由程序计数器（PC）、指令寄存器（IR）、指令译码器（ID）、时序产生器和操作控制器组成。CPUCPU的功能和组成的功能和组成第12页控制器的主要功能有：（1）从指令Cache中取出一条指令，并指出下一条指令在指令Cache中的位置。（2）对指令进行译码或测试，并产生相应的操作控制信号，以便启

5、动规定的操作。例如，一次数据Cache的读/写操作，一个算术逻辑运算操作，或一个输入/输出操作。（3）指挥并控制CPU、数据Cache和输入/输出设备之间数据流动的方向。CPUCPU的功能和组成的功能和组成第13页2.运算器运算器是由算术逻辑单元（ALU）、累加寄存器（AC）、数据缓冲寄存器（DR）和程序状态寄存器（PSW）组成，是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行操作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。CPUCPU的功能和组成的功能和组成第14页运算器的主要功能有：（1）执行所有的算术运算。（3）执行所有的逻辑运算，并进

6、行逻辑测试，如零值测试或两个值的比较。CPUCPU的功能和组成的功能和组成第15页不同计算机的CPU结构存在差别，但在CPU中一般都设置下列寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（MAR）、数据缓冲寄存器（MDR或MBR）、累加寄存器（AC）和程序状态寄存器（PSW）。6.1.3 CPU中的主要寄存器CPUCPU的功能和组成的功能和组成第16页（1）指令寄存器保存当前正在执行的一条指令。指令寄存器中操作码字段的输出就是指令译码器的输入。CPUCPU的功能和组成的功能和组成第17页（2）程序计数器为了保证程序能够连续地执行下去，程序计数器始终存放下一条指令的地址，对应于指令C

7、ache的访问。根据程序的执行，其内容变化分以下两种情况。顺序执行：PC+1PC，指令按顺序执行，修改的过程通常只是简单的对PC加1。1转移执行：(OPR)PC，遇到转移指令，从指令寄存器中的地址字段取出。2CPUCPU的功能和组成的功能和组成第18页（3）地址寄存器保存当前CPU所访问数据的主存单元地址。主要用于解决主存、外设和CPU之间的速度差异，使地址信息可以保持到主存、外设的读写操作完成为止。CPUCPU的功能和组成的功能和组成第19页（4）数据缓冲寄存器用来暂时存放由主存读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也可以将它们暂时存放在数据缓冲寄存器中。其作

8、用是，作为CPU和主存、外设之间信息传送的中转站，补偿CPU和主存、外设之间在操作速度上的差别。在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。CPUCPU的功能和组成的功能和组成第20页（5）累加寄存器通常简称为累加器，是一个通用寄存器。其功能是，当运算器的ALU执行算术或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。目前CPU中的累加寄存器，多达16个、32个，甚至更多。当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可存放源操作数，也可存放目的操作数。在这种情况下，需要在指令格式中对寄存器号加以编址。CPUCPU的功能和组成的功能和组

9、成第21页（6）程序状态寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。这些标志位通常分别由1位触发器保存。除此之外，程序状态寄存器还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此，程序状态寄存器是一个由各种状态条件标志拼凑而成的寄存器。指令执行过程指令执行过程指令执行过程第23页6.2.1 指令周期指令周期是CPU从主存取出一条指令并执行这条指令的时间总和。各种指令由于功能不同周期也不同。常用CPU周期数（机器周期数）来表示。一个CPU周期又包含若干个时钟周期。时钟周期是处理操作的最基本单位，通常被称为节拍脉冲或T周期。取指所需

10、的时间为一个CPU周期。而执行一条速度最快的指令的时间，也需要一个CPU周期。因此，一条指令的指令周期至少需要两个CPU周期。对于一些操作相对复杂的指令，则需更多的CPU周期。指令执行过程指令执行过程第24页如果指令执行时间的T周期数与取指的T周期数相同，称为定长CPU周期。定长CPU周期组成的指令周期示意图，如图所示。指令执行过程指令执行过程第25页如前所述，各种指令的操作复杂性不同，所需的时间也不同。为了提高指令的执行速度，有的计算机采用不定长的CPU周期，从而可以缩短指令的执行时间。不定长的CPU周期示意图，如图所示。指令执行过程指令执行过程第26页6.2.2 指令周期的数据流数据流是根

11、据指令要求依次访问的数据序列。在指令执行的不同阶段，要求依次访问的数据序列是不同的。而且对于不同的指令，它们的数据流往往也是不同的。指令执行过程指令执行过程第27页0101取指周期取指周期取指周期的任务是根据PC中的内容从主存中取出指令代码并存放在IR中。指令执行过程指令执行过程第28页取指周期的数据流如图所示。PC中存放的是指令的地址，根据此地址从主存单元中取出的是指令，并放在IR中，取指令的同时，PC加1。取指周期的数据流向为：PCMAR地址总线主存，控制单元（CU）发出控制信号控制总线主存，PC+1PC，主存数据总线MDRIR。指令执行过程指令执行过程第29页假定某计算机系统中每个CPU

12、周期内包含4个节拍（T1T4），则取指周期完成的公共操作可用流程图描述，如图所示。指令执行过程指令执行过程第30页将程序计数器PC的内容置入存储器地址寄存器MAR中。T1拍向主存发出读命令。T2拍等待主存读出指令到MDR中，并完成修改PC功能（PC+1PC）。T3拍将MDR中的指令置入指令寄存器IR中，并对其操作码进行译码，完成分析指令功能。T4拍指令执行过程指令执行过程第31页0202间址周期数据流间址周期数据流间址周期的任务是取操作数有效地址。以一次间址为例，如图所示。间址周期的数据流向为：Ad(MDR)（或IR）MAR地址总线主存，CU发出控制信号控制总线主存，主存数据总线MDR。其中，

13、Ad(MDR)表示取出MDR中存放的指令字的地址字段。指令执行过程指令执行过程第32页0303执行周期数据流执行周期数据流执行周期的任务是根据IR中的指令字的操作码和操作数通过ALU操作产生执行结果。不同指令的执行周期操作不同，因此没有统一的数据流向。指令执行过程指令执行过程第33页0404中断周期数据流中断周期数据流中断周期的任务是处理中断请求。假设程序断点存入堆栈中，并用SP指示栈顶地址，而且进栈操作是先修改栈顶指针，后存入数据，则数据流向如图所示。数据流向为：CU控制将SP1，SPMAR地址总线主存，CU发出写命令控制总线主存，PCMDR数据总线主存，CU（中断服务程序的入口地址）PC。

14、指令执行过程指令执行过程第34页6.2.3 指令执行方案对所有指令都选用相同的执行时间来完成，称为单指令周期方案。此时每一条指令都在固定的时钟周期内完成，指令之间串行执行，即下一条指令只能在前一条指令执行结束之后才能启动。因此，指令周期取决于执行时间最长的指令的执行时间。对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。0101单指令周期单指令周期指令执行过程指令执行过程第35页对不同类型的指令选用不同的执行步骤来完成，称为多指令周期方案。指令之间串行执行，即下一条指令只能在前一条指令执行结束之后才能启动。但可选用不同个数的时钟周期来完成不同指令的执

15、行过程，指令需要几个周期就为其分配几个周期，而不再要求所有指令占用相同的执行时间。0202多指令周期多指令周期指令执行过程指令执行过程第36页指令之间可以并行执行的方案，称为流水线方案，其追求的目标是力争在每个时钟周期完成一条指令的执行过程（只在理想情况下，才能达到该效果）。通过在每一个时钟周期启动一条指令，尽量让多条指令同时运行，从而提高整个系统的运行速度。0303流水线方案流水线方案指令执行过程指令执行过程第37页6.2.4 数据通路的功能和基本结构数据通路是许多寄存器之间传送信息的通路。是实现CPU内部的运算器与寄存器，以及寄存器之间的数据交换。在各寄存器之间建立数据通路的任务，是由称为

16、操作控制器的部件来完成的。操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。指令执行过程指令执行过程第38页根据设计方法不同，操作控制器可分为：时序逻辑型，称为硬布线控制器，是采用时序逻辑技术实现的。存储逻辑型，为微程序控制器，是采用存储逻辑实现的。时序逻辑与存储逻辑结合型，是由以上两种技术共同实现的。指令执行过程指令执行过程第39页操作控制器产生的控制信号必须定时，为此必须有时序产生器。因为计算机高速地进行工作，每一个动作的时间是非常严格的，不能太早也不能太迟，时序产生器的作用，就是对各种操作信号实施时间上的控制。指令

17、执行过程指令执行过程第40页将所有寄存器的输入端和输出端都连接到一条或多条公共的通路上，这种结构比较简单，但数据传输存在较多的冲突现象，性能较低。0101CPUCPU内部总线方式内部总线方式指令执行过程指令执行过程第41页CPU内部采用单总线（BUS）将寄存器和算术逻辑运算部件连接起来。CPU、主存、I/O设备也通过一组单总线（系统总线）连接起来。在单总线结构中（如图），CPU内部的任何两个部件间的数据传送都必须经过单总线，因此单总线结构的控制比较简单，但传送速度受到限制。在一些微、小型机中常采用这种结构。指令执行过程指令执行过程第42页如果CPU中有两条或更多的总线，则构成双总线结构或多总线

18、结构，如图所示。CPU内部通过B总线（接收总线）和F总线（发送总线），将寄存器和算术逻辑运算部件连接起来。各寄存器可通过控制门，建立寄存器与总线之间的联系。CPU通过地址总线（ABUS）和数据总线（DBUS）与主存、I/O设备连接。指令执行过程指令执行过程第43页例6-1分析单总线结构CPU中，指令ADD(R1),R0的指令流程。设第一操作数地址为源地址，第二操作数地址为目的地址。解指令功能为(R1)+(R0)R0。指令流程如下：（1）(PC)MAR主存，Read，(PC)+1Z;送指令地址，读主存（2）主存MDRIR;取指令到IR（3）(Z)PC;PC+1PC（4）(R1)MAR，Read;

19、送源操作数地址（5）主存MDRY;取出源操作数到Y中（6）(Y)+(R0)Z;执行加法运算，结果暂存Z（7）(Z)R0;加法结果送回目标寄存器指令执行过程指令执行过程第44页例6-2分析双总线结构的CPU中，执行加法指令ADD R0,(R1)的操作流程和控制信号序列。设第一操作数地址为目的地址，第二操作数地址为源地址。指令执行过程指令执行过程第45页解指令功能为(R0)+(R1)R0。分析如下，在执行本条加法指令时从取指令到产生结果，共需访问存储器2次，第1次读取指令，第2次读取源操作数。操作流程和控制信号序列如表所示。步 骤操作流程控制信号序列1(PC)MAR，ReadPCB，Gon，FMA

20、R，Read，FY2(PC)+1PClNC，FPC3主存MDRIRMDRB，Gon，FIR4(Rl)MAR，ReadRlB，Gon，FMAR，Read5主存MDRYMDRB，Gon，FY6(Y)+(R0)R0R0B，ADD，FR0指令执行过程指令执行过程第46页根据指令执行过程中的数据和地址的流动方向安排连接线路，避免使用共享的总线，性能比较高，但硬件量大。0202专用数据通路方式专用数据通路方式指令执行过程指令执行过程第47页例6-3如图是一个简化了的CPU与主存连接结构示意图，各部件及其之间的连接表示数据通路，箭头表示信息传递方向。要求：（1）简述图中取指令的数据通路。（2）简述数据在运算

21、器和主存之间 进行存/取访问的数据通路。（3）简述完成指令LDA X的数据通路 （X为主存地址，LDA的功能为 (X)ACC）。指令执行过程指令执行过程第48页解（1）取指令的数据通路为（指令地址在PC中）：PCMAR主存MDRIR。（2）存储器读的数据通路为（读取的数据放在ACC中）：MAR（先置数据地址），主存MDRALUACC。存储器写的数据通路为（被写的数据放在ACC中）：MAR（先置数据地址），ACCMDR主存。（3）指令LDA X的数据通路为：XMAR主存MDRALUACC。硬布线控制器硬布线控制器硬布线控制器第50页6.3.1 基本思想硬布线控制器是早期设计计算机的一种方法。其原

22、理是根据指令的要求、当前的时序及外部和内部的状态情况，按时间的顺序发送一系列微操作控制信号。由复杂的组合逻辑门电路和一些触发器构成，故又称为组合逻辑控制器。硬布线控制器硬布线控制器第51页硬布线控制器结构如图所示。硬布线控制器硬布线控制器第52页组合逻辑电路的输入信号来源有3个：来自指令操作码译码器的输出Im1来自执行部件的反馈信息Bj2来自时序产生器的时序信号Tk3硬布线控制器硬布线控制器第53页硬布线控制器的基本原理，归纳起来可以看作逻辑网络输入的逻辑函数，即某一微操作控制信号C是指令操作码译码器输出Im（确定是什么指令），时序信号（节拍电位Mi，节拍脉冲Tk）和状态条件信号Bj（运算结果

23、或机器运行状态）的逻辑函数：硬布线控制器硬布线控制器第54页例如，对引起一次主存读操作的控制信号C3来说，当节拍电位M1=1，取指令时被激活；而节拍电位M4=1，三条指令（LAD，ADD，AND）取操作数时也被激活，此时指令译码器的LAD，ADD，AND输出均为1，因此C3的逻辑表达式可由下式确定：C3=M1+M4(LAD+ADD+AND)硬布线控制器硬布线控制器第55页一般来说，硬布线控制器的设计步骤如下。硬布线控制器的优点是速度快，缺点是逻辑复杂，不便形成系列机。(1)绘制指令流程图。以指令为线索，按指令类型分类，将每条指令归纳成若干微操作，然后根据操作的先后次序画出流程图。(2)安排指令

24、操作时间表。指令流程图的进一步具体化，把每一条指令的微操作序列分配到各个CPU周期的各个时序节拍信号上。要求尽量多地安排公共操作，避免出现互斥。安排微命令表。以微命令为依据，表示在哪个CPU周期的哪个节拍有哪些指令要求这些微命令。(3)硬布线控制器硬布线控制器第56页(4)进行微操作逻辑综合。根据微操作时间表，将执行某一微操作的所有条件（哪条指令、哪个CPU周期、哪个节拍和脉冲等）都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，并加以简化。(5)实现电路。根据上面所得逻辑表达式，用逻辑门电路的组合来实现。硬布线控制器硬布线控制器第57页6.3.2 指令执行流程在用硬布线实现的控制器中，

25、通常时序产生器除了产生节拍脉冲信号外，还应当产生节拍电位信号。因为在一个指令周期中要顺序执行一系列微操作，需要设置若干节拍电位来定时。例如，有指令周期，其指令流程如图所示。硬布线控制器硬布线控制器第58页M1，M2和M3为三个节拍电位信号，用于定时。由于采用同步工作方式，长指令和短指令对节拍时间的利用都是一样的。对短指令来讲，在时间的利用上是浪费的，因而也降低了CPU的指令执行速度，影响到机器的速度指标。为了改变这种情况，在设计短指令流程时可以跳过某些节拍。当然在这种情况下，节拍信号发生器的电路相应就要复杂一些。硬布线控制器硬布线控制器第59页节拍电位信号的产生电路与节拍脉冲产生电路十分类似，

26、它可以在节拍脉冲信号时序器的基础上产生，运行中以循环方式工作，并与节拍脉冲保持同步。硬布线控制器硬布线控制器第60页6.3.3 微操作控制信号的产生在硬布线控制器中，某一微操作控制信号由布尔代数表达式描述的输出函数产生。设计微操作控制信号的方法和过程是：根据所有机器指令流程寻找出产生同一个微操作信号的所有条件；并与适当的节拍电位和节拍脉冲组合；从而写出其布尔代数表达式并进行简化；然后用门电路或可编程器件来实现。硬布线控制器硬布线控制器第61页为了防止遗漏，设计时可按信号出现在指令流程图中的先后次序书写，然后进行归纳和简化。要特别注意控制信号是电位有效还是脉冲有效，如果是脉冲有效，必须加入节拍脉

27、冲信号进行相“与”。硬布线控制器硬布线控制器第62页例6-4根据指令周期流程，写出以下操作控制信号LDAR（打入数存地址寄存器），LDDR（打入数据缓冲寄存器），LDIR（打入指令寄存器），RD（数存读命令）和WE（数存写命令）的逻辑表达式。并微程序控制器微程序控制器微程序控制器第64页微程序控制器采用存储逻辑实现，也就是把微操作信号代码化，使每条机器指令转化为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。微程序控制的基本思想是模仿编程的方法，将操作控制信号编成“微指令”存放到一个只读存储器中，当机器运行时，逐条地读出这些“微指令”，从而产生各种微操作控制信号，

28、控制各部件的执行。微程序控制器微程序控制器第65页6.4.1 微命令和微操作一台数字计算机从大体上可以分为控制部件和执行部件两大部分。控制部件就是控制器，而执行部件包括运算器、存储器和外围设备等。控制部件和执行部件的联系：B通过反馈线，执行部件通过反馈线向控制部件反映当前操作状态，以使控制部件决定下一步的微命令。A通过控制线，控制部件向执行部件发出控制命令；执行部件向控制部件返回状态信息。微程序控制器微程序控制器第66页微命令是控制部件通过控制线向执行部件发出各种控制命令。微操作是由微命令控制实现的最基本的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的执行过程。微

29、程序控制器微程序控制器第67页由于数据通路的结构关系，微操作可分为相容性和相斥性两种。相容性相容性的微操作，是指在同时或同一个CPU周期内可以并行执行的微操作。相斥性相斥性的微操作，是指不能在同时或同一个CPU周期内并行执行的微操作。微程序控制器微程序控制器第68页6.4.2 微指令和微程序控制存储器中存储的微命令是按CPU周期来编排的，同一个CPU周期内所发出的各个微命令编排成一个二进制序列称为微指令。微指令一般包含操作控制和顺序控制两大部分。所有的微指令都存放于控制存储器中，使用地址访问。微程序控制器微程序控制器第69页微程序是微指令的有序集合，一条指令的功能由一段微程序来实现。在微程序控

30、制的计算机中，指令的功能是通过执行所对应的一段微程序来实现的。控制存储器中存储的，就是指令系统中所有指令所对应的微程序。微程序控制器微程序控制器第70页一个采用内部总线的CPU模型如图所示。微程序控制器微程序控制器第71页以采用内部总线的CPU模型为基础设计的一个具体的微指令结构如图所示。微程序控制器微程序控制器第72页操作控制部分用来发出管理和指挥全机工作的控制信号。本例中，该字段为28位，每一位表示一个微命令。每个微命令的编号同采用内部总线的CPU模型的数据通路相对应。当操作控制字段某一位信息为1时，表示发出微命令；而某一位信息为0时，表示不发出微命令。微程序控制器微程序控制器第73页微指

31、令格式中的顺序控制部分用来决定产生下一条微指令的地址。既然微程序是由微指令组成的，那么当执行当前一条微指令时，必须指出后继微指令的地址，以便当前一条微指令执行完毕后，取出下一条微指令。微程序控制器微程序控制器第74页从控制存储器中读取一条微指令并执行相应的微操作所需的时间称为微周期。在微程序控制的机器中，微周期是它的主要时序信号。通常一个时钟周期为一个微周期。微程序控制器微程序控制器第75页6.4.3 微程序控制器原理微程序控制器主要由控制存储器、微指令寄存器和微地址形成电路3大部分组成，如图所示。其中，微指令寄存器分为微地址寄存器和微命令寄存器两部分。微程序控制器微程序控制器第76页（1）控

32、制存储器（CM）用来存放实现全部指令系统的微程序，是一种只读型存储器。对控制存储器的要求是速度快，读出周期短。（2）微指令寄存器（IR）用来存放由控制存储器读出的一条微指令信息。由微命令寄存器和微地址寄存器（AR）组成。微命令寄存器保存一条微指令的操作控制字段和判别测试字段的信息。微地址寄存器决定将要访问的下一条微指令的地址。（3）微地址形成电路用于产生初始微地址和后继微地址，以保证微指令的连续执行。微程序控制器微程序控制器第77页微程序控制器的工作过程可以描述如下。(1)执行取指令公共操作。取指令的公共操作通常由一个取指微程序来完成，这个取指微程序也可能仅由一条微指令组成。具体的执行是：在机

33、器开始运行时，自动将取指微程序的入口微地址送入微地址寄存器，并从控制存储器中读出相应的微指令送入微指令寄存器。微指令的操作控制字段产生有关的微命令，用来控制计算机实现取机器指令的公共操作。取指微程序的入口地址一般为控制存储器的0号单元，当取指微程序执行完后，从主存中取出的机器指令就已存入指令寄存器中了。微程序控制器微程序控制器第78页(2)由机器指令的操作码字段通过微地址形成部件产生该机器指令所对应的微程序的入口地址，并送入微地址寄存器。(3)从控制存储器中逐条取出对应的微指令并执行。(4)执行完对应于一条机器指令的一个微程序后又回到取指微程序的入口地址，继续第（1）步，以完成取下一条机器指令的公共操作。微程序控制器微程序控制器第79页6.4.4 机器指令与微指令的关系微程序控制器微程序控制器第80页（1）一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令