16进制计数器的电路设计及版图实现.docx

1、16进制计数器的电路设计及版图实现16进制计数器的电路设计及版图实现摘 要集成电路设计技术是现在信息时代的关键技术之一，当今的超大规模集成电路（VLSL）设计也已经离不开计算机辅助（CAD）。Tanner就是CAD软件的一种，它是由Tanner Research公司开发的基于windows平台的用于集成电路设计的工具软件，该软件功能强大，从电路设计、分析模拟到电路布局都可实现。本设计就是基于tanner软件实现十六进制计数器的电路图设计及版图绘制。根据电路的逻辑功能可知，十六进制计数即从0000一直计数到1111，这里我选用通过四片D触发器级联实现，每输入一个CP脉冲，D触发器就翻转一次，如果

2、触发器初始状态为0，在输入第一CP脉冲的时候，第一级触发器置1，后面几级触发器还保持在0状态，得到0001；在第二个CP脉冲上升沿时，触发器触发，第二级触发器置1，其他的触发器置0，得到0010，依次类推，从而完成00001111 十六位计数。本设计正是利用tanner做出D触发器子模块并级联成完整电路，然后绘制版图并仿真，验证结果与预期相同。关键词：CAD；TANNER；D触发器；16进制计数器Circuit Design and Layout Implementation of Hexadecimal CounterAbstractIC design technology is now o

3、ne of the key technologies of the information age, todays ultra-large scale integrated circuit (VLSL) has been inseparable from computer-aided design (CAD). Tanner is a CAD software, which is developed by the Tanner Research windows-based platform for integrated circuit design tool software, which i

4、s powerful, the circuit design, analysis, simulation of the circuit layout can be realized. This design is based on the software tanner to implement hexadecimal counter circuit design and layout drawing. According to the function of logic circuit shows that hexadecimal counting is counted from 0000

5、to 1111 , and here I cascad four D flip-flop, D flip-flop will toggle each time once your put the CP pulse , if the initial trigger state is 0, then, the first level trigger is set to 1 after input of the first CP pulse, and other trigger remained at 0 state, to be 0001; in the second CP pulse risin

6、g edge ,flip-flop will be triggered, the second flip-flop is set to 1, the other flip-flop is set to 0, to get 0010, and so on, thus completing the 0000 to 1111 sixteen counts. This design is using tanner to make a D flip-flop circuit module and cascade into a complete circuit， and then draw the lay

7、out and simulation, verification results as expected.Key Words：CAD, TANNER, D flip-flop, hexadecimal counter1 绪论1.1 课题的意义及研究状况上世纪五十年代初电子计数器问世，发展到现在,已经有了质的飞越，各方面的性能不断完善，功能不断增多，自动化程度越来越高，早已改变了早期只能用于测量频率或计数的概念而渗透到各个测量技术领域中，成为高端科学研究、电子通讯、智能导航以及一些高精密计量不可缺少的设备1。电子计数器也经历了电子管、晶体管、集成电路三个发展阶段。在数字系统中计数器是使用最为广泛

8、的基本逻辑组件，计数器在数字中不仅可以计算数字脉冲个数，还可以用于定时，广泛应用于电子时钟，抢答器，交通灯等电路中。可以说，计数器的存在让生活中许多方面变得更加智能。通过本次设计，可以锻炼我们的逻辑思维和电路处理能力，更加明确的了解了由集成触发器构成的计数器电路及其工作原理，并且掌握了常用中规模集成电路计数器及其应用方法。1.2 课题研究方法和研究内容研究方法：通过Tanner EDA对其进行电路图和版图的绘制，并进行仿真，设计构思如图1-1所示。图1-1 十六进制计数器的构思图十六进制计数器本身就是种时序逻辑计数电路，所以得用到触发器，这里我选择用D触发器构成T触发器，由T触发器的特性，每输

9、入一个cp脉冲触发器就翻转一次。如果我们使触发器初始状态为0，再逐个输入CP脉冲时，那么其输出状态就会在0-1-0-1不断变化，这时触发器工作在计数状态。一个触发器能表示一位二进制数的两种状态，N个触发器能表示N位二进制数的2的N次方个状态，而十六进制计数器又可以说成四位二进制计数器1。这样就需要4个T触发器。所以先得用Tanner EDA画出D触发器构成T触发器作为调用的子模块，D触发器由6个三输入与非门组成，因而在这之前得用CMOS管和PMOS管组成所需要的与非门作为次级模块，然后再逐级调用，串联四个T触发器完成顶层文件。其中S、R端为使能端，要想使其从0000计数到1111，需要使S=1

10、，一直处于高电平。R端在第一个脉冲沿处于低电平，即R=0，在之后的周期中都处于高电平，R=1。再根据电路图画出对应的版图，并对顶层文件进行仿真。2 软件简介2.1 IC CAD技术CAD是一款可视化的计算机辅助设计绘图软件，很多操作和指令都可以经过工具按钮和菜单选项等多种方式实现。并且拥有丰富的绘图和绘图辅助功能，由于电脑可以轻松的完成从草图到工作图的繁重工作，所以设计人员通常只需要用草图开始设计，其他均能交给计算机完成。它的工具栏、菜单设计、对话框、图形打开预览、信息交换、文本编辑、图像处理和图形的输出预览为用户的绘图带来很大方便。我们知道IC CAD是CAD中的一种，是集成电路CAD的缩写

11、。随着时代的发展，人类科学文明的提高，技术水平和工艺的有了长足的进步，集成电路集成度越来越趋于超级化，IC CAD变得越来越重要。集成电路CAD主要包括工艺模拟、器件模拟、电路模拟、时序或逻辑模拟、版图的设计和验证等几个方面，作为能够进行IC全程设计的全线产品，还应包括系统和功能的电路级的设计和仿真，可以采用硬件描述语言进行描述和综合3。IC CAD全线产品的代表有基于workstation平台的Candence和基于PC平台的Tanner PRO设计软件。2.2 Tanner软件Tanner Research公司基于Windows平台开发了一款用于集成电路设计的实。用性很强的工具软件，它就是

12、我们熟知的Tanner。这款软件作用十分强大，功能也很齐全，操作简单即学即用，它包含有S-Edit，T-Spice，W-Edit，L-Edit与LVS四个软件，每个软件都可单独使用。从基本的电路图设计、分析模拟数据到电路图的版图布局一应俱全，可见其功能还是十分齐全的。值得一提的是目前L-Edit版图编辑器在国内应用广泛，并且具享有很高的知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计

13、编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro用他齐全的功能和简单、快速、精确的设计系统为每个IC设计者和生产商提供这巨大的方便。首先用S-Edit编辑要设计电路的电路图，再将该电路图输出成Spice文件。接着利用T-Spice将电路图模拟并输出成Spice文件，设置参数输入电平，然

14、后运行，通过W-Edit观看输出波形4。如果模拟结果有错误，再回到S-Edit检查电路图，如果T-Spice无错误，则用L-Edit对照电路图进行版图设计。绘制完版图后要以DRC功能作设计规则检查，若无违反设计规则，再将版图进行修改直到设计规则检查无误为止。将验证过的版图转化成Spice文件，在利用T-Spice模拟，若有错误，再回到L-Edit修改版图。最后利用LVS将电路图输出的Spice文件与版图转化的Spice文件进行对比，若对比结果不相等，则回去修改L-Edit或S-Edit的图。直到验证无错误后，将L-Edit设计好的版图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的

15、光罩。其设计流程见图2-1。图2-1 tanner设计流程图3 十六进制计数器的的设计及仿真3.1 三输入与非门的设计1.三输入与非门的逻辑表达式： (3-1)由三输入与非门的逻辑表达式我们可以看出当A、B、C同时输入高电平时，输出才为低电平，其他都为低电平，由此我们可以检查我们电路图和版图的输出波形是否正确，从而判断我们的设计是否正确。2.真值表如表3-1所示。ABCY00010011010101111001101111011110表3-1 三输入与非门真值表3.根据三输入与非门的逻辑表达式和真值表可知，用三个PMOS并联和三个NMOS串联就可以做出三输入与非门电路，图3-1为其电路图5。图

16、3-1 三输入与非门电路图根据上面的电路图画出三输入与非门对应的符号图如图3-2所示。图3-2 三输入与非门符号图4.需要在三输入与非门T-Spice文件中增加的语句为图3-3。图3-3 T-Spice文件5.在T-spice文件中，将A，B，C选择输入脉冲信号，并分别设置其周期为10ns，20ns，40ns，脉冲截取到200ns。得到三输入与非门波形图3-4。 图3-4 三输入与非门波形图6.根据三输入与非门的电路图来绘制版图3-5。 图3-5 三输入与非门版图7.将三输入与非门的T-spice文件进行lvs对比的结果如下图3-6。 图3-6 LVS对比图3.2 T触发器的实现在数字电路中，

17、T触发器在脉冲控制下，当T=0时能保持状态不变，T=1时一定翻转的电路6。这里我们通过把D触发器的p端与D端相连构成T触发器。以下是D触发器的模块制作和仿真。3.2.1 D触发器电路图设计1.D触发器的特性方程： (3-1)2.D触发器特征表3-2。DD 000010101111表3-2 D触发器特性表3.D触发器电路图与符号图D触发器如下面所示，其中S,R端为使能端，也分别叫置1置0端，计数的时候需要让S接高电平，R端在初始状态接低电平，在下一个脉冲以至后来的周期内都接高电平，这可以通过从T-spice中输入线性信号实现6。CP为时钟触发端，Q，P为正反两个输出。由于这种触发器在工作中具有维

18、持、阻塞特性，所以又称为维持阻塞触发器，电路图如图3-7所示。图3-7 D触发器电路图图3-8是D触发器符号图。图3-8 D触发器的符号图4.需要加入D触发器仿真的T-Spice文件数据如图3-9所示。图3-9 T-Spice文件5.D触发器仿真波形如图3-10所示。图3-10 D触发器的波形图由所得波形可知，电路逻辑功能满足要求。3.2.2 D触发器版图绘制按照D触发器的电路，得出D触发器版图如图3-11所示8。图3-11 D触发器的版图上面版图的输出波形如下图3-12所示。图3-12 D触发器版图波形图3.2.3 LVS对比D触发器的电路图和版图T-spice文件对比图如图3-13。图3-

19、13 D触发器LVS对比图3.3 顶层电路设计3.3.1 十六进制计数器电路图的实现首先是将每个D触发器的P端与D端相连，构成T触发器，然后按照之前的构思连接电路，计数器的计数脉冲输入端为CP，全部清0端为R，全部置1端为S，输出端由低位到高为分别为Q0、Q1、Q2、Q3。电路截图3-149。图3-14 十六进制计数器电路图下面进行十六进制计数器仿真，CP输入单位时间脉冲，R在第一个时钟脉冲置0，在以后的周期内都置高电平1，S在所有的时钟周期内都置1，然后仿真。其仿真波形截图如图3-15。图3-15 十六进制计数器的波形图其T-Spice文件添加的数据如图3-16所示。图3-16 T-Spic

20、e文件4.3.2 十六进制计数器版图绘制调用事先画好的D触发器，按照对应的电路图连接版图，其中连接线用mental1或者mental2，同种材料之间如果不需要连通则不能交叉绘制，不同材料之间交叉不会连通，若要连通则需打孔。其版图如图3-17所示。图3-17 十六进制计数器的版图图3-18是十六进制计数器的版图仿真的波形。图3-18 十六进制计数器的版图波形图3.3.3 LVS对比打开LVS软件并新建一个LVS SETUP，按照前面所述的步骤设置参数，并打开电路图和版图所生成的spice文件执行对比，根据对比显示结果修改SPICE文件并调试，得到最终的对比结果如图3-19。图3-19 十六进制计

21、数器的LVS对比图经验证，十六进制计数器的版图基本实现，电路功能正常，设计完成。4 结论本设计是做十六进制计数器，运用四个D触发器，连接其D端与P端，组成T触发器再级联而成。经验证，本电路可以完成从0000-1111计数，从而十六进制计数得以实现10。设计难点在于版图的绘制，由于要用到四个D触发器，而每一个触发器有6个与非门，所以做出版图的时候变得异常庞大，而且在有限的空间内连接线容易交叉。在设计过程中，充分运用了平时所学的知识，锻炼了自己的逻辑电路分析能力，电路图和版图的绘画能力，在CAD设计的同时，也让自己熟悉了对Tanner EDA软件的操作，并且在设计过程中，也对数字电路，模拟电路做了

22、全面复习，独立思考的能力也有了提高。参考文献1 潘松，黄继业.EAD技术与VHDLM .北京:清华大学出版社.2005:782 康华光，邹寿彬，秦臻.电子技术基础（数字部分）第五版M.北京:高等教育出版社.2006:54.3 李冰.集成电路CAD与实践M .北京:电子工业出版社.2010:1024 王颖.集成电路版图设计与Tanner EDA工具的使用M.机械工业出版社2014:445 赵丽芳.集成电路设计CADM.机械工业出版社.2014:896 阎石.数字电子技术基础（第五版）M.北京:高等教育出版社.1983:2017 美Robert D.Thompson著，马爱文等译.数字电路简明教程

23、M.北京：电子工业出版社.2003:1508 美Brian Holdsworth,Slive Woods著，李仁发等译.数字逻辑设计M.北京:人民邮电出版社.2006:1239 陈瑞.一种N进制计数器简单设计的研究J.兰州工业高等专科学校学报.2001.8(2)10 余孟尝.数字电子技术基础简明教程（第三版）M.北京：高等教育出版社.2006:77致 谢经过几个月的努力，完成了设计，期间收获了不少东西。理解了Tanner软件的相关知识与操作。结合理论与实际，通过设计论文，巩固了大学期间所学的许多知识。还学会了许多书本上没有的知识，比如Tanner软件的基本操作，设计安装流程，word文档的基本使用。通过论文我了解了理论结合实际的重要性，提高了自己的动手能力和分析能力。在设计的过程中难免会遇到一些问题，自己也灰心过。但是通过询问陈老师和同学，翻阅资料检查电路，问题都慢慢的解决了，我从中获益匪浅。论文设计中了解了许多元器件的功能与用途，让我深刻的理解了理论知识与实践能力的重要性。巩固了一些所学过的知识，加深了理解与印象。此外还要感谢陈老师的帮助，为我的论文提供了大量的帮助以及良好的氛围。由于本人的能力比较有限，论文中必定存在着不少不足和缺点，欢迎各位老师的指导和批评。