cadence带隙基准电压的设计.docx

1、cadence带隙基准电压的设计cadence-带隙基准电压的设计(共8页)带隙基准电压的设计王旭 113163一、设计指标 VDD=3V6V Vref = PPM20ppm/二、电路原理图 三、原理分析 1、核心思想：利用PTAT电压和双极性晶体管发射结电压的不同的温度特性，获取一个与温度及电源电压无关的基准电压。 2、详细机理分析带隙电压基准的基本原理：基准电压表达式 ： 双极型晶体管，其集电极电流（IC）与基极-发射极电压（VBE）关系为： 其中，利用此公式推导得出VBE电压的温度系数为其中， 是硅的带隙能量。当 时 这个温度系数本身就与温度有关。正温度系数的产生机理：如果两个同样的晶体

2、管（IS1= IS2= IS，IS为双极型晶体管饱和电流）偏置的集电极电流分别为nI0和I0，并忽略它们的基极电流，那么它们基极-发射极电压差值为 因此，VBE的差值就表现出正温度系数 这个温度系数与温度本身、集电极电流都无关。利用上面的正，负温度系数的电压，可以设计一个零温度系数的基准电压，有以下关系：因为 因此令， 只要满足上式 ，便可得到零温度系数的VREF。故有： 结合以上基本原理，现返回到最初选择的拓扑图，分别采用电流镜接法，M3、M4使得I1与I2电流相等，而M1与M2的电流镜接法又使得X与Y点的电位相等。 因而有： 当 时 可推得 =3、调试分析 采用管子的宽长比如下图暂且设置电

3、阻R1=26K ,R2=230K，晶体管1并联为7，晶体管2、3均设置为1.初次运行结果如下图 由此可见随着温度的升高，参考电压在减小，说明正温度系数过小，应该正大电阻R2、R1的比值，进一步调试，将R2的值设为变量，扫描从230K到460K的最佳图形，运行得到下图：由上图可知在R2=460K的时候参考电压变化较小，进一步缩小R2扫描范围，从400K到460K仿真得到下图：经过PPM计算得到如下图的结果PPM值已接近指标要求，但是输出电压高于指标要求，进一步分析发现，为减小输出电压，应减小M8管的宽长比，提高其过驱动电压，为此经过反复调试，最终确定M8管的W=,L=625nm,进一步调整R2扫描范围从520K到540K，仿真结果如下：经过计算PPM值得到如下结果：由图可见PPM值在R2=525K时PPM值最小为，为进一步得到最佳结果，采用优化处理，优化处理后仿真得到如下结果：由上图可知在R2=时，得到最佳PPM值为，基本符合指标要求。输出噪声仿真结果如下图：可以看出带隙基准电压源的噪声主要由NM1、NM2、PM1、PM0的热噪声组成，总输出噪声为。