数字钟设计实验报告.docx

1、数字钟设计实验报告姓名：张玉印学号：200800800439学校：山大威海分校学院：信息工程学院年级：2008级班级：电子信息科学与技术一班 2010 年 7 月 7日实验题目：数字时钟的设计实验内容：1.设计一个24小时制的数字时钟。 2.基本要求：计时、显示精度到秒；有校时功能，采用中小规模集成电路设计。 3.扩展功能：有闹钟功能、整点报时等。设计方案：1.主体由计数器级联构成，由秒信号发生器提供信号脉冲；秒和分为两个74160N级联成60进制计数器，时部分由74160构成24进制或12进制计数器； 2秒信号由555定时器构成的多谐振荡器产生或由晶体振荡器经分频获得。 3. 闹钟可由RAM

2、和数据比较器构成。电路总体框图如下图所示：基本实验原理：数字式时钟由振荡器、分频器、计数器、译码器及显示器等几部分构成，其中振荡器构成秒信号发生器，计数器、译码器和显示器组成即时显示系统。秒信号送进计数器进行计数，并把计数累计结果以“时”、“分”、“秒”的形式显示出来。“秒”、“分”分的显示分别由两级计数器和译码器、七段数码管组成的六十进制计数电路来实现；“时”的显示由两级计数器和显示器构成的24进制计数电路来实现。仿造电子表整体电路的调节集成四个开关调节。电路设计：1秒信号发生器：a.石英晶体振荡器：石英晶体振荡器产生稳定的频率标准，送到分频电路，产生标准的秒时间的脉冲。下面采用中心频率为3

3、2768HZ的石英晶体，经15分频得1HZ的脉冲。原理图：仿真图：b.555定时器构成的多谐振荡器2.校时电路：基本思路：校时电路由计数器和数据选择器构成。用开关的关断来对计数器计数，改变灯状态如图所示，绿灯亮时对“时”调整，黄灯亮时对“分”的调整，红灯亮时对“秒”的调整，三灯均不亮时是推出校时状态。校时状态的进出由空格键控制，调整由A键控制，校时状态时秒信号被屏蔽整个电路计数停止。遇到问题：当对调“时”、“分”、“秒”之间切换时，容易使已调的时间加一，有两种方法可以改变：一是用信号屏蔽，如图用A和进位信号对选择器产生的信号进行屏蔽；二是改变红灯、黄灯和绿灯的循环顺序使切换时正好是下降沿，对计

4、数器无影响。3.整点报时 设计思路：采用双时钟的十位计数器74192，通过获取“分”到“秒”的进位脉冲来对74192进行置数，进行减法计数减到零为止，即几点计数器计数几次驱动报时电路，本电路采用亮灯几次来显示。当计数器减到零时八端与非门输出为零和计数脉冲相与后，计数脉冲被屏蔽，计数器停止计数，当分向时的进位到来时计数器置数，输出不全为零，计数脉冲解除屏蔽，减法计数器开始计数直至零。仿真电路：不足之处：74160利用不够充分，只用了一个端，可以用一个二进制计数器代替；其次是八位与非门的为零时间太短，再加上各个元器件的传输时间不一样，可能在未屏蔽脉冲信号之前就已经使计数器再从零计数，就不能是计数器

5、减到零时停止，该电路仍需要改进。4.闹钟电路：设计思路：按设计思路闹钟电路应该有随机存储器和数据比较器构成，但由于存储器对时序的要求太高未能实现，现用四个74160和一个二进制计数器进行对时和分进行选择，通过按键S和K设置闹钟时间。开关K是闹钟的总开关和对设置时和分的切换开关。四个数值比较器对闹钟计数器和计时计数器的输出端进行比较，当计数时间和闹钟时间相等时输出信号0AEQB为高电平，报警电路被驱动，驱动时间是十秒（定时时间由74161获得，十秒后自动归零，屏蔽输出信号）。a.时和分设置电路：b.数据比较器电路：当设定时间之后，肯定计时电路的时间小于定时电路的时间，此时比较器电路的输出为FaF

6、b,绿灯被点亮，计数器的数字逐渐增加知道等于定时电路的数字，红灯被点亮输出端驱动定时电路。c驱动电路的定时电路：该电路实现了定时加到十时就停止了，克服了循环计数即定时。但也有不足之处：此闹钟电路只能实现一个闹钟，如果要实现多个闹钟就必须用RAM存储器改进。总结：经试验测试的该电路实现了计时、显示精度到秒、校时功能，整点报时、闹钟功能，但电路仍有许多不足之处和需要改进之处，已经在分析各单元电路时进行了详细的分析。实验心得体会：在未能仿真之前，我先用数电理论知识设计一个理论上可行的计数电路，其实在此之前就已经设计过了这次只是改一下进位，让思路更明显些。仿真时才发现理论有时和仿真是两码事，比如用74

7、160设计六十进制计数器时，中间要加反相器，仿真时就不用加，实在想不通咋回事。设计时除了会用用中规模集成电路之外，还需学会用组合电路搭配出自己想要的电路。比如说对“十”、“分”的选择调节，许多资料说用三个开关，通过计数器和数据选择器可以实现两个开关像电子表那样的调节。对于整点报时电路，理论上计数到零时用来屏蔽计数脉冲但由于器件的传输时间未能完全屏蔽，减到零时还得来个置数回到计数初始值。对闹钟电路，其实这是个笨方法，闹钟电路加上计数脉冲就成另一个计数钟了，以后可以尝试用随机存储器构建多闹钟电路。仿真是理论学习的一个上升高度，是为进行实物获取的一个提前预测。通过这实验可以感到除了对理论掌握之外对软件的学习是非常重要的，比如要是不会用总线就会扯很多线，电路就很复杂；如果把电路放在一个页内的，电路就会启动很慢，放在多页中建成子电路可以是层次模块更加明显。由于以前对软件不熟悉，仿真走了许多弯路，其实数字钟还有很多扩展功能，如秒表，倒计时，十二和二十四制转换，星期，显示日期时间等。通过这次仿真设计感到自己学习的还不够，虽然能设计出来但有些设计的电路很复杂，也许在实物制造方面是不可取的，以后更要加强对理论知识的学习，搭建出更加简洁的电路。