基于FPGA的抢答器设计本科毕业设计 精品.docx

1、基于FPGA的抢答器设计本科毕业设计 精品基于FPGA的抢答器设计摘 要本文介绍了一种采用EDA技术，基于FPGA并在Quartus工具软件环境下使用Verilog硬件描述语言编写的数码管显示4路抢答器的电路设计。本次设计的抢答器能够同时供应4位选手或者4个代表队进行抢答比赛，分别使用4个按钮a,b,c,d表示。同时需要设置系统复位和抢答控制开关，这需由主持人控制。主持人在允许抢答的情况下，计时器开始从30s开始倒计时，直到有人抢答成功后，由锁存器将时间锁存住，此时数码管上将显示剩余时间及抢答成功选手号码，同时对应选手的LED灯也被点亮。在判断选手是否回答正确后，由主持人控制加减按钮进行给分。

2、在一轮比赛结束后，主持人按下复位按钮，则除了计分模块外，其他模块都复位为初始时刻，为下一轮的比赛做好准备。系统芯片主要采用EP2C8Q208，由抢答判别模块，计时模块，分频器模块，计分模块，锁存器模块，数码管驱动模块组成。经过编译及其仿真所设计的程序，该设计的抢答器基本能够实现此次设计的要求，从而完成了抢答器应具备的功能。关键词：抢答器，数码显示，硬件描述语言，可编程逻辑门阵列FPGA-BASED RESPONDER DESIGNABSTRACTThis article introduces the design of 4 answering device circuit using an E

3、DA technology Verilog HDL language in FPGA and Quartus environment.At the same time,the 4 answering device circuit is displayed by the digital. The Responder can also supply four players or four teams to answer in the game, respectively, using four buttons a, b, c, d. Setting reset and answer in a s

4、ystem control switch, which controls required by the moderator. When the moderator allows to answer, the timer starts counts down from the 30s until someone answers successfully, by the time the latch latches will to live, then the remaining time and the number of the player who responds successfull

5、y will be displayed on the digital tube, at the same time the LED of the corresponding player lights will be lighted. Determined whether the contestant answers correctly, the moderator will give points by controlling the addition and subtraction button. At the end of the game, the moderator presses

6、the reset button, others modules are reseted to the initial time for the next round of the game except the scoring module.The system uses mainly the EP2C8Q208. At the same time the system is made from the answer in decision block, timing module, divider block, scoring module latch module, LED driver

7、 modules. After compilation and simulation of the design process, the design Responder can basically achieve the design requirements, thus completing the Responder function.KEY WORDS：Responder, Digital display, HDL ,FPGA目录前言随着人类社会的高速发展，电子行业也随之迅猛的发展，这也使得人们越来越想方设法的是自己更加方便、轻松的生活，例如：自从有了电视遥控器开启电视，更改电视频道

8、，我们再也不用跑来跑去用手改换频道；自从有了全自动洗衣机，我们再也不用半自动洗衣机或者人工搓衣板去清洗衣服；自从有了交通灯，不仅省去了很多人力去指挥交通，而且使交通更加井然有序。当然，当具有定时、显示、加减分等多功能性的抢答器摆在我们面前时，我想人们不会用举手的方式或者举牌的方式进行抢答了。如今无论是什么场合，只要举办抢答比赛，我们都能见到抢答器的使用，因为它以客观的电子电路进行状态判断，避免了竞赛中出现的人为的失误，或者由于某些原因造成的不公平。抢答器能够准确、公正的判断谁是第一抢答者，并且直观的指出谁是第一抢答者。由于其附加的定时、加减分等功能则能够省去部分人力，且更准确的规范时间。现在市

9、面上也存在着各种各样的抢答器，但主要流行的是单片机抢答器和数字抢答器，虽然这两款抢答器都能实现抢答器的基本功能，但是都或多或少的存在着一些缺点。单片机抢答器的设计。控制系统主要由单片机应用电路、存储器接口电路、显示接口电路组成。其中单片机89C51是系统工作的核心，它主要负责控制各个部分协调工作.。虽然单片机实现起来相当灵活，但随着抢答器数组的增加则存在着I/O口不足的问题。这就不能为以后进行抢答器组数的增加进行改进了。数字抢答器的设计。数字抢答器电路主要是由电子元器件组成，数字抢答器由主体电路与扩展电路组成。虽然数字电路主要有元器件组成，成本较为便宜，且小规模数字逻辑设计思路简单，但是电路实

10、现起来比较麻烦：进行电路规划，用protel99画出电路的PCB板，硬件的焊接与调试等等程序步骤。总之硬件设计不仅工作量大，而且要求也高。介于上面两款抢答器的不足点，本次设计则采用FPGA现场可编程技术，这样就避免了硬件的焊接与调试，同时由于FPGA的I/O端口丰富，可以在设计的基础上略加修改实现多组输入的抢答器，增强了系统的灵活性。本文介绍了一种采用EDA技术，基于FPGA并在Quartus工具软件环境下使用Verilog硬件描述语言编写的数码管显示4路抢答器的电路设计、设计思路以及实现功能。本次设计以EP2C8Q208为核心，完成主持人的控制与参赛队伍的抢答功能；使用Quartus II软

11、件用Verilog HDL完成代码编写，然后用Quartus II软件实现正确的波形仿真作为主要的技术指标。根据本次设计的技术要求，特设计了以下各种模块来实现抢答器的基本功能：抢答判别模块，计时模块，分频器模块，计分模块，锁存器模块，数码管驱动模块等等。经过编译及其仿真所设计的程序，该设计的抢答器基本能够实现此次设计的要求，从而完成了抢答器应具备的功能。第1章 绪论1.1 选题背景1.1.1 EDA技术发展EDA是电子设计自动化（Electronic DesignAutomation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计

12、算机辅助工程（CAE）的概念发展而来的。EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。目前进入我国并具有广泛影响的EDA软件是系统设计软件辅助类和可编程芯片辅助设计软件：Protel、Altium Designer、PSPICE、mult

13、isim12(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim、ISE、modelsim、Matlab等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同时还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。利用EDA技术进行电子系统的设计，具有以下特点：(1) 用软件的方式设计硬件；用软件方式设计的系统到硬件系统的转换是由有关的考法软件自动完成的；(2) 设计过程中可用有关软件进行各种仿真；(3) 系统可现场编辑，在线升级；(4) 整个系统可集中在一个芯片上，体积小、功耗低、可靠性高；(5) 从以前的“组合设计

14、”转向真正的“自由设计”；(6) 设计的移植性好，效率高；(7) 非常适合分工设计，团体协作。因此，EDA技术是现代电子设计的发展趋势。1.1.2 课题研究的必要性现行的抢答的实现方案主要有两种：一种则是使用单片机，另一种是小规模数字逻辑芯片和触发器。单片机抢答器的设计。控制系统主要由单片机应用电路、存储器接口电路、显示接口电路组成。其中单片机AT89C51是系统工作的核心，它主要负责控制各个部分协调工作.。然而现如今单片机组成的抢答器也存在着一些缺点，或者应该说是不足点，虽然单片机实现起来相当灵活，但随着抢答器数组的增加则存在着I/O口不足的问题。这就不能为以后进行抢答器组数的增加进行改进了

15、。数字抢答器的设计。数字抢答器电路主要是由电子元器件组成，数字抢答器由主体电路与扩展电路组成。优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。虽然数字电路主要有元器件组成，成本较为便宜，且小规模数字逻辑设计思路简单，但是电路实现起来比较麻烦：进行电路规划，用protel99画出电路的PCB板，硬件的焊接与调试等等程序步骤。总之硬件设计不仅工作量大，而且要求也高。现存的抢答器设计方案虽然都能实现抢答器的功能，但是又由于它们自身缺点的限制，有些方

16、面很难或者说很麻烦实现。然而由于FPGA本身一些的特点、优点能够使基于FPGA制作的抢答器克服这些问题。FPGA作为新技术具有以下优点：(1) FPGA的管脚多，容易实现大规模系统。(2) FPGA的运行速度快。(3) FPGA内部程序并行运行，有处理更复杂的功能。(4) FPGA有大量的软核，能够进行二次开发。所以学习FPGA并利用FPGA进行抢答器的设计是十分必要的。1.2 研究课题的内容本次设计的抢答器能够同时供应4位选手或者4个代表队进行抢答比赛，分别使用4个按钮a,b,c,d表示。同时需要设置系统复位和抢答控制开关，这需由主持人控制。主持人在允许抢答的情况下，计时器开始从30s开始倒计时，直到有人抢答成功后，由锁存器将时间锁存住，此时数码管上将显示剩余时间及抢答成功选手号码，同时对应选手的LED灯也被点亮。在判