跳频系统中频率合成器的分析研究.docx

1、跳频系统中频率合成器的分析研究跳频系统中频率合成器的分析研究 专 业：通信与信息系统学 号： 姓 名： 指导老师： 完成日期： 2011-12-21 1频率合成器介绍在跳频系统中，其核心部分是跳频控制器，简称跳频器(如图1所示)，它的主要作用是产生受伪码控制的随机跳变的载波频率。对跳频控制器的主要要求有：(1) 要求输出信号的频谱要纯，输出频率有很好的稳定度和准确度；(2) 跳频图案要多，频率跳变的随机性要强；(3) 要求频率转换速度要快，输出频率数要多。调频控制器主要由频率合成器和伪码产生器组成。因此跳频器的关键部分是频率合成器。所谓频率合成器是以一个或少量的标准频率，导出多个或大量的输出频

2、率的器件。图1 跳频系统组成框图2 频率合成器原理分析频率合成器通常可分为直接式频率合成器(DS)、间接式频率合成器(PLL)及直接数字式频率合成器(DDS)三类。下面将对三种频率合成器作详尽的分析。2.1 直接式频率合成器(DS)直接式频率合成器是将标准频率经过分频、倍频、混频后产生各种不同频率。一种能快速产生大量频率的方式是采用“和频-分频”单元，利用“和频-分频”单元进行组合从而产生大量不同的频率。“和频-分频”单元如图2所示。图2 基本的和频-分频单元框图2.1.1 工作原理直接式频率合成器是由多个“和频-分频”单元串联而成，如图3所示。图3 直接式频率合成器组成框图图3所示的直接频率

3、合成器有4个参考频率，由两个门控开关码元控制选通，门控开关码元就是伪码序列。通过门控开关码元选通参考频率，与上一级的“和频-分频”单元的输出信号频率进行混频，混频后的信号通过带通滤波器进入下一级“和频-分频”单元。此处的带通滤波器为同步协调滤波器，频带限定为当前“和频-分频”单元输出的信号频率。用来抑制组合频率，以保证输出频率的纯度。2.1.2 系统分析当PN码产生器产生的伪码序列不同，选通的参考频率也不同，最后经过混频、分频的输出频率就不相同。“和频-分频”单元组成的频率合成器能够提供的频率数与参考频率数(K)和混频次数(A)有关，即KA个频率。图2中分频比为N，每增加一级，输出频率间隔就减

4、少为前一级的1/N。所以输出跳频频率间隔为参考频率间隔F与参考频率数K的乘积除以频率总数，即： (2-1)DS中每一级的带通滤波器将使每一次跳变频率通过它，而且产生一定的延迟，A个级联的滤波器总的延迟将限制跳频的速率，而延迟本身与滤波器的带宽有关。虽然DS有一定的延迟，但它依然能够满足快跳频的要求，且跳频速率可达10万跳每秒以上。另外，DS输出频率的分辨率也很高，而且且频谱纯度好，但是由于其输出跳变频率是通过多个参考频率的和、分频产生的，因此频率范围有限，而且DS由多个“和频-分频”单元构成，系统体积大。这两个缺点已使它不能适应当前跳频系统的要求。2.2 间接式频率合成器(PLL)2.2.1

5、工作原理间接式频率合成器主要采用锁相环，对一个输入标称频率进行可变分频，得出不同的输出频率，组成框图如图4所示。输入参考频率c进行分频后(M分频)，加到锁相环的鉴相器中。VCO输出频率进行分频(N分频)后加到鉴相器的另一端，锁相环锁定后，鉴相器的两频率相同，即 (2-2)图4 间接式频率合成器组成框图也就是 (2-3)通过伪随机码序列控制可变分频器，改变其分频比N便可改变输出频率，输出频率为的倍数，是不连续的，最小频率间隔为。间接式频率合成器主要由锁相环组成，下面将介绍锁相环的工作原理。2.2.2 锁相环工作原理锁相环（PLL）是一个相位跟踪系统。它包括三个基本部件，鉴相器(PD)环路滤波器(

6、LF)和压控振荡器(VCO)。设参考信号 (2-4)式中：Ur为参考信号的幅度 r为参考信号的载波角频率 r(t)为参考信号以其载波相位rt为参考时的瞬时相位若此信号是未调载波时，r(t)= 1=常数。设输出信号为 (2-5)式中：Uo为输出信号的幅度 o为压控振荡器的自由振荡角频率 o(t)为输出信号以其载波相位ot为参考时的瞬时相位，在VCO未受控制前它是常数，受控之后为时间函数。两信号之间的瞬时相位差为 (2-6)由频率和相位之间的关系可得两信号之间的瞬时频差为 (2-7)鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差e(t)的误差电

7、压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，它实际是一个电压-频率变换器，在环路中作为被控振荡器，其振荡频率随输入控制电压uc(t)线性变化，即 (2-8)式中v(t)是VCO的瞬时角频率，kd是线性特性斜率，表示单位控制电压。uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。 因此，锁相环的工作原理可简述如下：首先鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差e(t)大小的误差电压ud(t)，u

8、d(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。即 (2-9)此时，输出信号的频率已偏离了原来的自由频率o(控制电压uc(t)=0时的频率)，其偏移量由式(2-7)和式(2-9)得到为 这时输出信号的工作频率已变为 (2-10)由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。2.2.3 定性分析1. 锁定状态 当在环路作用下，调整控制频差等于固有频差时，瞬间相差e(t)趋向于一个固定值，并一直

9、保持下去，即满足： (2-11)式中p为微分算子，p=d/dt。此时认为锁相环路进入锁定状态。2. 跟踪过程 跟踪是在锁定的前提下，输入参考频率和相位在一定的范围内，以一定的速率发生变化时，输出信号的信号与相位以同样的规律跟随变化，这一过程称为环路的跟踪过程。 3. 失锁状态 失锁状态是瞬时频差r-v总不为零的状态。这时环路具有频率牵引效应。 4. 捕获过程 若环路原本是失锁的，但环路能够通过自身的调节由失锁进入锁定的过程称为捕捉过程。2.2.4 性能分析及VCO设计在间接式频率合成器中，跳频的两个要求，即跳变要快和输出频谱要纯，与锁相环的环路滤波器的基本性质是相互矛盾的。滤波器的频带越窄，输

10、出相位噪声越小、频谱越纯，往往频率的转换速度也较慢。一般采用锁相环路的间接式频率合成器，仅适用于中、慢速的跳频系统。使用PLL技术实现的频率合成器在性能上较之RC、LC振荡源有很大提高， PLL频率合成器的关键在压控振荡器VCO的设计上， VCO主要是围绕它内部的振荡器电路进行工作，振荡器是在无激励情况下自行产生周期性振荡信号的电子电路。按振荡原理分为反馈振荡器和负阻振荡器。按振荡波形分为正弦振荡器和非正弦振荡器两大类。在信息系统中最常用的是高频正弦反馈振荡器，图5是它的构成框图。图5 高频正弦反馈振荡器构成框图其中， K(S)为放大器的电压放大倍数， F(S)为反馈网络的电压反馈系数，由式(

11、2-12)可得到此反馈放大器的电压传输系数或称闭环增益。 (2-12)其中K(S)=Uo/UsF(S)=Ui/UoUi=Us+Ui基于以上公式经分析可知，设计放大器电路只要保证K(S)F(S)为小于1的正实数，就可使闭环增益K(U)比开环增益K(S)要大，形成正反馈。当在某一频率使得K(S)F(S)=1时，K(U)将趋于无穷大，表明即使没有外加信号，也可维持振荡输出。2.3 直接数字式频率合成器(DDS)直接数字频率合成(DDS)是以全数字技术从相位概念触发来合成波形的。DDS打破了传统频率合成技术的束缚，为频率合成技术建立了一种新的思维模式，实现了频率合成技术的第二次飞跃。DDS具有传统频率

12、合成技术难以获得的优点，如频率转换速度快、相位噪声低、相位连续和控制方便等。2.3.1 原理数学推导一个纯净的单频信号可表示为 (2-13)只要它的幅度U和初始相位0不变，它的频谱就是位于f0的一条谱线。为了分析简化起见，可令U=1，0=0，这将不会影响对频率的研究。即： (2-14)如果对(2-14)的信号进行采样，采样周期为Ts（即采样频率为fs），则可得到离散的波形序列： (n=0,1,2) (2-15)相应的离散相位序列为： (n=0,1,2) (2-16)式中：是连续两次采样之间的相位增量。根据采样定理： (2-17)只要从(2-15)出来的离散序列即可唯一的恢复出(2-14)的模拟

13、信号。从(2-14)可知，是相位函数的斜率决定了信号的频率；从(2-16)可知，决定相位函数斜率的是两次采样之间的相位增量。因此，只要控制这个相位增量，就可以控制合成信号的频率。现将整个周期的相位2分成M份，每一份为可选择的最小相位增量，若每次的相位增量选择为的K倍，即可得到信号的频率： (2-18)相应的模拟信号为： (2-19)式中K和M都是正整数，根据采样定理的要求，K的最大值应小于M的1/2。综上所述，在采样频率一定的情况下，可以通过控制两次采样之间的相位增量(不得大于)来控制所得离散序列的频率，经保持、滤波之后可唯一的恢复出此频率的模拟信号。2.3.2 工作原理DDS工作原理框图如图

14、6所示：图6 DDS工作原理框图其实质是以基准频率源(系统时钟)对相位进行等间隔的采样。由图6可见，DDS由相位累加器和波形存储器(即，ROM查询表)构成的数控振荡器(NCO_ Numerically Controlled Oscillators)、数模转换器(DAC)以及低通滤波器(LPF)三部分组成。在每一个时钟周期，N位相位累加器与其反馈值进行累加，其结果的高L位作为查询表的地址，然后从ROM中读出相应的幅度值送到DAC。再由DAC将其转换成为阶梯模拟波形，最后由具有内插作用的LPF将其平滑为连续的正弦波形作为输出。因此，通过改变频率控制字K就可以改变输出频率f0。DDS就是利用以上原理

15、进行频率合成的。为了说明DDS相位量化的工作原理，可将正弦波一个完整周期内相位的变化用相位圆来表示，其相位与幅度一一对应，如图7所示。一个N位的相位累加器对应相位圆上2N个相位点，最低的分辨率为2/2N。图7中，N=4，共有16个相位码与16个幅度码相对应。该幅度码存储在波形存储器(ROM)中。在频率控制字的作用下，相位累加器对ROM寻址，完成相位-幅度转换。经数/模转换器变成阶梯正弦波，再经低通滤波器平滑，得到模拟正弦波输出。图7 DDS的相位码与幅度码之间的关系在理论上，波形存储器可存储一个或多个完整的具有周期性的任意波形数据，在实际应用中，以正弦波形最具代表性。DDS输出信号的频率与参考

16、时钟频率及控制字之间的关系为： (2-20)式中，fo为DDS输出频率，K为频率控制字，fs为参考时钟频率，N为相位累加器的位字长。 2.3.3 性能分析(1) 频率分辨率高：理论上讲，只要N足够大，就可以获得足够高的频率分辨率。当频率控制字K=1时，DDS产生的最低频率，称为频率分辨率，为 (2-21)若DDS的参考时钟频率为50MHz，相位累加器的字长为48位，频率分辨率可达0.1810-6Hz，这是传统的频率合成器难以实现的。(2) 输出频率的相对带宽很宽：根据奈奎斯特定律，理论上，只要输出信号的最高频率小于或等于fc/2，DDS就可以实现所要求的带宽。由于受到低通滤波器对过渡特性及高端

17、信号频谱恶化的限制，实际工程中可实现的最高频率一般为0.4fc。另外，若频率控制字K=0，则fo=0，即可输出直流。因此DDS的输出频率范围一般是00.4fc，这样的相对带宽是传统的频率合成技术无法实现的。(3) 频率转换时间短：DDS的频率转换时间是频率控制字的传输时间和以低通滤波器为主的器件频率响应时间之和。告诉DDS系统中采用流水线结构，其频率控制字的传输时间等于流水线级数与时钟周期的乘积，低通滤波器的频率响应时间随截止频率的提高而缩短，因此高速DDS系统的频率转换时间极短，可以达到纳秒数量级。(4) 频率跳变时相位连续：从上一节DDS工作原理可知，改变DDS的输出频率是通过改变频率控制

18、字实现的，这实际上改变的是相位函数的增长速率。当频率控制字从K1变为K2之后，它是在已有的累积相位nK1上，再每次累加K2，相位函数的曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出相位的连续性。(5) 可产生宽带正交信号：根据DDS的工作原理，只要相位累加器同时寻址两个所存幅值正交的ROM，分别用各自的数/模转换器和低通滤波器，就可以在很宽的范围内获得比较精确的正交信号。(6) 易实现数字调制：DDS采用全数字结构，频率控制字可以直接调整输出信号的频率和相位，因此可以在DDS设计中方便地加上数字调制，如产生ASK、FSK、PSK、MSK等多种信号。DDS有用多项优势，而且其

19、数字化的应用便于集成，因此是近些年来频率合成的常用方式。然而在设计上DDS仍存在一些不足。下面主要讨论DDS数字化的杂散问题。杂散来源主要有三个方面的因素：片内ROM容量有限引入的相位截断误差p(n)；幅度量化引入的幅度量化误差M(n)；DAC的非理想特性引入的DAC转换误差DA(n)，据此可以构造出DDS杂散来源模型，如图8所示。图8 DDS杂散模型(1) 相位截断引入的杂散：在DDS中，一般相位累加器的位数L大于ROM的寻址位数W，因此累加器的输出寻址ROM时，其L-W个低位就必须舍掉，这样就不可避免地产生相位误差，称为相位截断误差p(n)。该误差是DDS输出杂散的主要来源。(2) 幅度量

20、化引入的杂散：由于DDS内部波形存储器中存储的正弦幅度值是用二进制表示的，对于越过存储器字长的正弦幅度值必须进行量化处理，这样就引入了量化误差M(n)。幅度量化主要有两种方式，即舍入量化和截尾量化，实际中DDS多采用舍入量化方式。一般地，幅度量化引入的杂散水平低于相位截断和DAC非理想转换特性所引起的杂散水平。(3) DAC转换引入的杂散：目前，通过加大ROM容量及数据位数，DDS由相位截断和数据量化引起的杂散已经可以得到较好的控制。但是工作在1GHz以上的高速DDS输出频谱却不尽如人意，这是由于DAC的非理想特性引起的，因此DAC是目前影响DDS输出频谱质量的决定因素。DAC的非理想特性包括

21、：DAC的有限分辨位数；差分、积分的非线性；D/A转换过程中的瞬间毛刺；时钟泄露；数字噪声馈通；转换速率受限等。这些非理想特性在客观上起到了混频作用，产生出mfonfc (m、n=0，1，2)的杂散频率分量。目前，降低DDS输出杂散的方法主要有：(1)压缩DDS片内ROM容量，增大有效寻址位数；(2)扰动注入法，即在每次相位累加器溢出时，将一个随机整数加到相位累加器中，使得累加器的溢出随机提前，从而打破了误差序列的周期性，将杂散转化为均匀的噪声基底；(3)DDS新工艺、新结构的改进和DAC的改进。3 总结本文对频率合成器做了系统的分析，介绍了三类常见的频率合成器，主要对间接式频率合成器和直接数

22、字频率合成器的工作原理以及性能上进行了一定的分析。三种频率合成器都有其自身的优缺点，因此，在实际的应用中，常常将两种频率合成方式混合在一起使用。如今研究比较多的是直接数字频率合成器与间接式频率合成器的混合频率合成方式，即PLL+DDS。这是考虑到了DDS有杂散的缺点可以通过PLL的高纯度频谱输出来弥补，而PLL不能很好适应高速跳变的不足也可通过DDS的高跳变率得到解决。对于频率合成器，通过学习研究，虽有很大收获，但仍有一些问题没有研究透彻。比如间接频率合成器中分频的目的，以及滤波器的同步协调设计等等。希望通过今后的学习可以得到解答。参考文献1 何世彪，谭晓衡. 扩频技术及其实现D. 北京：电子工业出版社. 20072 邢炜，陈豪等. DDS性能分析及在跳频系统中的应用J. 空间电子技术，2004,(1)：24273 梁刚，闫源江，李亚红. 频率合成器的设计J. 电子科技，2009,22(10)：14174 蔡青，桂国华，赵勇. 改善DDS+PLL频率合成器噪声性能的一种方案J. 通信与广播电视，2004,(2)：9135 陈科，叶建芳，马三涵. 基于DDS+PLL技术频率合成器的设计与实现J. 研究与开发，2010,29(4)：4347