同或门版图课程设计报告.docx

1、同或门版图课程设计报告集成电路设计课程设计实验报告（版图设计部分）课程设计题目： CMOS结构同或门 所在专业班级： 电子科 作 者 姓 名 ： 作 者 学 号 ： 指 导 老 师 ： 目录（一）概述 2（二）设计要求 2（三）设计准备 3（四）操作步骤 4（五）有关说明 7（六）心得体会 8（一）概述集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微

2、小型化、低功耗和高可靠性方面迈进一大步。目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以

3、后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。（二）设计要求设计一个CMOS结构同或门的版图，并作DRC验证。1用两输入的异或门和一个非门构建。2异或门和非门都用CMOS结构实现。3利用九天EDA工具PDT画出其相应版图。4利用几何设计规则文件进行在线DRC验证并修改版图。（三）操作准备版图设计实际操作之前，首先是从之前学过的版图课件了解版图的相关内容，熟练掌握了反相器的版图画法，之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容，检查无误后，从第十四周周一开始，在实验室画同或门版图和电路图。以下是同或门的真值表、电路图和棒状图：（四）操作步骤1

4、、右击鼠标 点击“新建终端”；（以下每输入一次操作指令，点上次回车）；2、输入 “mkdir linguojin”，新建一个名为lingoujin的文件夹；3、在桌面上打开eda , 在eda中将压缩文件 file.tar复制到文件夹linguojin下；4、输入 “tar xvf file.tar”解压文件夹file.tar；5、输入“cd linguojin”进入工作目录；输入“pdt”打开新建版图路径界面，新建的版图libriry name 是20074445b1，cell name 是20074445bantu；6、画两输入同或门版图，此处同或门是由一个两输入异或门和一个非门构成；7、

5、画好之后，进行DRC验证；版图设计规则检查，是对IC版图做几何尺寸检查，以确保电路能够被特定加工工艺实现。检查无误之后，关闭版图路径窗口；输入“zse”，打开新建电路图路径界面，电路图 libriry name 是20074445dl1, cell name 是dianlu；8、画两输入同或门电路图；9、画好之后，进行ERC验证；电气规则检查，检查电源、地的短路，悬空器件和节点特性。检查无误之后，生成lvs文件；10、在linguojin文件下找到后缀是.lvs的文件，右击鼠标，用ghest打开，修改其中五个地方，在PRIMARY之后，将原来的内容改为版图的cell name，在LIBRARY

6、之后，将原来的内容改为版图的library name，在第一个SCHNETLIST之后，将原来的内容改为电路图的library name，在第二个SCHNETLIST之后，将原来的内容改为电路图的cell name，将最后三行字符删除。保存更改结果，关闭窗口。11、输入“ldc -i inv.lvs”，进行lvs验证，如果被锁住，可输入“rm .ldc.lock”解锁。版图与电路图一致性检查，将版图与电路图对比，经检查电路的加连接，与MOS的宽长比是否匹配。12、验证完之后，可查看验证结果，如果有错误，可根据错误原因和错误出处进行修改，直至验证结果正确。以下是操作过程中的有关界面：上图是版图验

7、证结果上图是电路验证结果上图是lvs网表一致性检查结果13、上传并下载结果：将操作过程的有关界面采用截图方式保存在文件夹linguojin下，将linguojin文件夹压缩成20074445.tar。 按顺序依次输入“ftp 192.168.0.254”，“eda”，“eda123”，“put 20074445.tar”，将20074445.tar上传，打开xp系统，下载20074445.tar。（五）有关说明设计结果符合要求。可能还存在一些不足，如版图比例不够规范，间隔大小并不全相同，布局不够合理，整个版图画面不够美观等；电路图连线不够合理，使电路图不完美等。由于时间和精力限制，只能暂且讨论

8、以上所述各点，无法一一解决不足之处。刚开始由于对系统环境和指令不够熟悉，操作比较慢，经过一上午的练习，相对来说有了很大进步，操作也比较熟练，画好了版图的所有内容，还没有检查错误；周一下午去听讲座没有继续画；周二上午检查错误时发现错误太多，大多是间隔太小造成的，试着改了一些，但还是很多，如果要改可能需要比较长的时间，于是决定再画一个同或门版图。由于是第二遍画同或门，也知道了如何避免一些错误，很快便画好了，检查无误后继续画电路图，一上午就都画好了，进行lvs网表一致性检查时遇到一些错误，改正了几个，还有两、三个错误一直不知道如何更改，自己用一下午的时间也没能改好，期间采用了多种方法也无法得到正确的

9、结果；原想依靠一己之力完成，最后却无法如愿。周三在同学和老师的帮助下顺利解决所有问题，之后便开始详细向同组的两位同学讲解此次设计的所有操作内容，共同完成我们的课程设计，这两位同学也在周四上午完成自己的设计并最终通过验证。（六）心得体会画版图，选择比例比较重要。刚开始画的时候，比例尽量画大一些，各个模块之间的间隔略大一些，这样，在一般情况下就会通过DRC的验证。之后，可对版图加以修整，使之更为美观合理。根据版图再画电路图，版图和电路图之间要相对应，如哪个PMOS或哪个NMOS有接电源或接地，输入、输出及电源之符号等等，相对于版图，画电路图比较简单。版图课程设计，提前画棒状图是其中的关键一环，版图大多是根据棒状图画的；另外，合理的布局布线也比较重要，可以使版图和电路图更加美观，并且不容易出错。此次课程设计过程中也遇到过一些问题，得到了同学和老师的帮助，一并表示感谢！