练习题.docx

1、练习题一、填空14位十六进制数转化为二进制数有_16_位。2时序电路可分为Mealy型和_莫尔_型。3逻辑代数三种基本运算为 与逻辑 、 或逻辑 、 非逻辑 。4十进制整数转换成二进制整数的方法是基数连除取余法 。5（39）10=( )2 ;（87）10=( )8421BCD6门电路的扇出系数N指的是 。7七段数码显示器有两种接法，称共阴极接 法和 共阳极接法。它的七段是指七个发光段 。8 常用的组合逻辑电路有半加器与全加器 、编码器与译码器、数据选择器与多路分配器 和数字比较器 。9基本RS触发器的“0”和“1”态是以输出 （输入，输出）端的状态定义的，其逻辑函数为 ， 。10常用的触发方式

2、，一般有电平触发和边沿 触发。其中，边沿 触发器可以有效地避免空翻现象。11二进制(10100)2对应的十进制数为 ，十六进制数为 。 12二进制(0.1101)2对应的八进制数为 ，十六进制数为 。13八进制(4.5)8对应的十进制数为 ，二进制数为 。14十进制数(15.25)D对应的八进制数为 ，二进制数为 。15余3码10010110.1100对应的8421码为 ，十进制数为 。16TTL三态电路的三种可能输出状态是 高电平 ， 低电平 ， 高阻状态 。 17组合逻辑电路当前输出只与当前输入 有 （有、无）关，而且与过去的输入 无 （有、无）关。18 19. 为使F= A ，则B应为何

3、值（高电平或低电平）？ B: 高 B: 低 B: 低 20. 为使F=，则A应为何值（高电平或低电平）？ A： 高 A： 低 A： 高 21.已知函数表达式为，则它的对偶式G= ，反演式= 。22在数字电路中，逻辑变量的值只有 2 个。 23在逻辑函数的化简中，合并最小项的个数必须是 个。 24化简逻辑函数的方法，常用的有 代数法 和 卡诺图 。 25逻辑函数A、B的同或表达式为AB= (用与或式表示)。 264线10线译码器又叫做 十 进制译码器，它有 4 个输入端和 10 个输出端, 6 个不用的状态。 27T触发器的特性方程Qn+1= 。 28组成计数器的各个触发器的状态，能在时钟信号到

4、达时同时翻转，它属于 同步时序 计数器。 29四位双向移位寄存器74LS194A的功能表如表所示。由功能表可知，要实现保持功能， 应使 ，当 RD=1；S1=1,S0=0时 ，电路实现 左移 功能。74LS194A的功能表 RDS1 S0工作状态01111 0 0 0 1 1 0 1 1置 零 保 持右 移左 移并行输入30若要构成七进制计数器，最少用 3 个触发器，它有 1 个无效状态。 31根据触发器结构的不同，边沿型触发器状态的变化发生在CP 上升沿或下降沿 时，其它时刻触发器保持原态不变。 32格雷码的特点是相邻两个码组之间有 1 位码元不同。33要使JK触发器置1，则应使JK= 10

5、 。 34若1101是2421BCD码的一组代码，则它对应的十进制数是 7 35在组合逻辑电路中，若其输出函数表达式满足F=A+/A或F= 就可能出现冒险现象。 4. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。5. 由n位移位寄存器组成环形计数器，其进位模为 n ，若组成扭环形计数器，其进位模为 2n 。9. 奇校验码的任意一组码组中，的个数总是 奇数 个。二、选择1AB +A 在四变量卡诺图中有(C)个小格是“1”。A. 13B. 12C. 8D. 52 16位输入的二进制编码器，其输出端有(C)位。A. 256B. 128C. 4D. 33下列一组

6、数中， C 是等值的。 （A7）16 （10100110）2 （166）10 A 和 B. 和 C. 和 4在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后 C 。 A乘积项个数越少 B 实现该功能的门电路少 C该乘积项含因子少 以上都不对5在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成 B 形状。 A三角形 B. 矩形 C. 任意 6 的最小项之和的形式是 C 。 A. B. C. 7在下列各种电路中，属于组合电路的有 A 。 A编码器 B. 触发器 C. 寄存器 计数器874LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=1

7、00时，输出 =B。 .00010000， B. 11101111 C. 11110111 98线3线优先编码器74LS148的优先权顺序是I7，I6，I1，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。当 I7I6，I1I0 为11100111时，输出 Y2 Y1 Y0为 A 。 A011 B.100 C. 110 10在以下各种电路中，属于时序电路的有 C 。 A反相器 B. 编码器 C. 寄存器 D.数据选择器 11钟控RS触发器当R=S=0时，Qn+1= C 。 A0 B.1 C.Qn D. Q 12. 有一个左移移位寄存器，当预先置入1011后，其串行输

8、入端为 0，在4个移位脉冲CP作用下，四位数据的移位过程是A。A.1011-0110-1100-10000000 B.1011-0101-0010-00010000C.1011-1100-1000-00000110 D.1011-0001-0010-0101000013. 8位输入的二进制编码器，其输出端有位 D 。A. 256B. 128C. 4D. 314下列触发器中没有约束条件的是（ D ）。A. 基本RS触发器 B. 主从RS触发器C. 同步RS触发器 D. 边沿D触发器15逻辑函数的某最小项，下列（ D ）是其相邻项。 A. B. C. D. 三、化简1.分别将下列各逻辑式化简为最简

9、“与或”式（方法不限）。(1)；=B(2)；(3)；(4) 2、用卡诺图化简法将下列两函数化简为最简的与-或式：(1)； (2）(3) F3（A，B，C，D）=(m3,m5,m6,m7,m10)，给定约束条件为m0+m1+m2+m4+m8=0（4）F4（A, B, C, D）=(m2,m3,m7,m8,m11,m14),给定约束条件为m0 + m5 + m10 + m15 = 0。3. 用代数法将下列函数化简为最简“与-或”式： （1）（2）（3）（4）四、证明或计算1、证明等式 ： 2、写出下列函数的对偶式G和反演式。（注意，反演式要求使用反演法则求解）1.； 2.。3.； 4. 五、作图1

10、画出图（A）所示门电路的输出波形图，其输入波形如图（B）所示。（1）（2）2触发器电路如图A所示，已知CP、A、B波形如图B，并设触发器初态为0，（）写出触发器的次态方程，（）画出Q1,Q2端波形。六、分析1 分析下列电路为几进制计数器。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图（4）判断电路是否会自启动2分析下列电路为几进制计数器。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图（4）判断电路是否会自启动3已知如下图所示逻辑电路图，试写出其逻辑表达式并用最少的门电路来表示。4已知如下图所示逻辑电路图，试写出其逻辑表达式并用最少

11、的门电路来表示。5已知逻辑函数的真值表如下，试写出其对应的最简“与或”式。（要求写出具体步骤）A B C D Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010011000111116试分析下列所示时序电路，要求：1.写出电路的激励方程；2.状态方程；3.输出方程4.画出电路的状态转换图；5.描述电路的逻辑功能6.判断该电路能否自启动。7试写出下列图中所连接的触发器电路的次态方程并说明其实现的逻辑功能。8写出下

12、图所示电路输出Y、Z的逻辑函数式。芯片为3线8线译码器74LS138 。9写出下图所示电路输出Y1、Y2、Y3的逻辑函数式并说明各自表示的逻辑功能，其中芯片为3线8线译码器74LS138 。10画出下图（a）、（b）的状态转换图，分别说明它们是几进制计数器。 (a) (b) 11 使用74LS194四位双向移位寄存器接成如下图所示电路，由CP端加入连续时钟脉冲，试写出其状态转换图，判断其逻辑功能，并验证该电路能否自启动。12. 分析下列电路。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图（4）判断其逻辑功能七、设计设计能实现全减器功能的组合电路。要求：列出真值表

13、，写出标准表达式，画出电路图。2某产品有A、B、C、D四项质量指标，其中A为主要指标，产品检验标准规定：当主要指标及两项次要指标都合格时，产品定为合格品，否则定为不合格品。设计一个指标检验电路。要求：列出真值表，写出标准表达式，画出电路图。3用3-8译码器及与非门设计下列两函数。（译码器输出为反码输出，即输出低电平有效）4用八选一数据选择器实现下列函数：5用 “与非”门和反相器设计一个三变量一致电路（当变量全部相同时输出为1，否则为0），要求：（1）列出真值表；（2）求出逻辑函数表达式；（3）画出符合要求的电路图6、用 “与非”门和反相器设计一个三变量不一致电路（当变量全部不相同时输出为1，否则为0），要求：（1）列出真值表；（2）求出逻辑函数表达式；（3）画出符合要求的电路图7 （1）用四选一数据选择器和必要的门电路实现下列两函数。