QuartusII教程.docx

1、QuartusII教程第3章 Altera Quartus II软件开发向导基于Altera Quartus II软件的设计方法有模块编辑法、文本编辑法、宏模块编辑法和包含前三种方法的混合编辑法。宏模块设计法放在第6章讲述，本章通过实例简单介绍使用Quartus II软件的模块原理图编辑法、文本编辑法和包含前两种方法的混合编辑法。模块编辑及设计流程Quartus II软件的模块编辑器以原理图的形式和图标模块的形式来编辑输入文件。每个模块文件包含设计中代表逻辑的框图和符号。模块编辑器可以将框图、原理图或符号集中起来，用信号线、总线或管道连接起来形成设计，并在此根底上生成模块符号文件.bdf、AH

2、DL Include文件.inc和HDL文件。 原理图输入文件的建立在这里我们设计非常简单一个二输入的或门电路。它只包含一个或门、两个输入引脚和一个输出引脚。首先创立一个原理图形式的输入文件。步骤如下：1翻开模块编辑器单击【File】|【New】，弹出新建文件对话框，如图3.1所示。图3.1 新建文件对话框选择文件类型【Block Diagram/Schematic File】，翻开模块编辑器，如图3.2所示。使用该编辑器可以编辑图标模块，也可以编辑原理图。图3.2 模块编辑器Quartus II提供了大量的常用的根本单元和宏功能模块，在模块编辑器中可以直接调用它们。在模块编辑器要插入元件的地

3、方单击鼠标左键，会出现小黑点，称为插入点。然后鼠标左键，弹出【Symbol】对话框，如图3.3所示。或者在工具栏中单击图标，也可翻开该对话框。图3.3 Symbol对话框在Symbol对话框左边的元件库【Libraries】中包含了Quartus II提供的元件。它们存放在alteraquartus60libraries的子目录下，分为primitives、others、megafunctions三个大类。根本逻辑函数primitives根本逻辑函数存放在alteraquartus60libraries primitives的子目录下，分别为缓冲逻辑单元(buffer)、根本逻辑单元(logi

4、c)、其它单元(other)、引脚单元(pin)和存储单元(storage)五个子类。Buffer子类中包含的是缓冲逻辑器件，如alt_in buffer、alt_out_buffer、wire等；logic子类中包含的是根本逻辑器件，如and、or、xor等门电路器件；other子类中包含的是常量单元，如constant、vcc和gnd等；pin子类中包含的是输入、输出和双向引脚单元；storage子类中包含的是各类触发器，如dff、tff等。宏模块函数megafunctions宏模块函数是参数化函数，包括LPM函数 MegaCore AMPP函数。这些函数经过严格的测试和优化，用户可以根据

5、要求设定其功能参数以适应不同的应用场合。这些函数存放在alteraquartus60libraries megafunctions的子目录下，包含arithmetic、gates、I/O和storage四个子类。arithmetic子类中包含的是算法函数，如累加器、加法器、乘法器和LPM算术函数等；gates子类中包含的是多路复用器和门函数；I/O子类中包含的是时钟数据恢复CDR、锁相环PLL、千兆位收发器GXB、LVDS接收发送器等；storage子类中包含的是存储器、移位存放器模块和LPM存储器函数。其他函数others其他函数包含了MAXPlus 所有的常用的逻辑电路和Opencore_

6、plus函数，这些函数存放在alteraquartus60libraries others的子目录下。这些逻辑函数可以直接应用到原理图的设计上，可以简化许多设计工作。在模块编辑器的左边是工具栏，熟悉这些工具按钮的性能，可以大幅度提高设计速度。下面详细介绍这些按钮的功能。选择工具：选取、移动、复制对象，是最根本且常用的功能。文字工具：文字编辑工具，设定名称或批注时使用。符号工具：用于添加工程中所需要的各种原理图函数和符号。图标模块工具：用于添加一个图表模块，用户可定义输入和输出以及一些相关参数，用于自顶向下的设计。正交节点工具：用于画垂直和水平的连线，同时可定义节点的名称。正交总线工具：用于画垂

7、直和水平的总线。正交管道工具：用于模块之间的连线和映射。橡皮筋工具：使用此项移动图形元件时引脚与连线不断开。局部连线工具：使用此项可以实现局部连线。放大/缩小工具：用于放大或缩小原理图。全屏工具：用于全屏显示原理图编辑窗口。查找工具：用于查找节点，总线和元件等。元件翻转工具 ：用于图形的翻转，分别为水平翻转，垂直翻转和90度的逆时针翻转。画图工具、：画图工具，分别为矩形、圆形、直线和弧线工具。2添加元件符号翻开Symbol对话框左边的元件库【Libraries】，选择【primitives】|【logic】|【or2】，弹出Symbol对话框，如图3.4所示。图3.4 在Symbol对话框选择

8、元件单击【OK】按钮。鼠标变为和选中的符号，将目标元件移动到适宜位置单击左键，编辑器窗口就出现了该元件，如下图。图3.5 在编辑器窗口添加或门同理，在【Libraries】中，选择【primitives】|【pin】|【input】，放两个输入引脚到编辑器窗口；选择【primitives】|【pin】|【output】，放一个输出引脚到编辑器窗口。如图3.6所示。图3.6 在编辑器窗口添加输入/输出引脚3连接各元件并给引脚命名放置好元件后，接下来的就要连接各个功能模块，通过导线将模块间的对应管脚直接连接起来。其具体做法如下：将鼠标移到其中一个端口，待鼠标变为“+形状后。一直按住鼠标左键，将鼠标

9、拖到到待连接的另一个端口上。放开左键，那么一条连线画好了。如果需要删除一根线，单击这根连线并按Del键。这里分别将两个输入引脚连接到或门的两个输入端，将输出引脚连接到或门的输出端。连线完成后可以给输入/输出引脚命名。在引线端子的PIN_NAME处双击鼠标，弹出Pin Properties对话框，在【Pin name】栏中填入名字。这里三个引脚分别命名为A、B、C。如图3.7所示。图3.7 连接元件并命名引脚名称可以使用26个大写英文字母和26个小写英文字母，以及10个阿拉伯数字，或是一些特殊符号“/“_来命名，例如AB, /5C,a_b都是合法的引脚名。引脚名称不能超过32个字符；大小写的表示

10、相同的含义；不能以阿拉伯数字开头；在同一个设计文件中引脚名称不能重名。总线Bus在图形编辑窗口中显示为的是一条粗线，一条总线可代表2256个节点的组合，即可以同时传递多路信号。总线的命名必须在名称后面加上 a b，表示一条总线内所含的节点编号，其中a和b必须是整数，但谁大谁小并无原那么性的规定，例如A3.0、B0.15、C8.15都是合法的总线名称。4保存文件最后如需要保存文件，选择【File】菜单中的【Save As】项或单击按钮，弹出Save As对话框，如下列图3.8所示，在File Name 对话框内输入设计文件名my_or_2，然后选择【OK】，即可保存文件。图3.8 保存文件原理图

11、和图表模块设计的文件名称与引脚命名规那么相同，长度必须在32个字符以内，不包含扩展名“.bdf。 图表模块输入图表模块输入是自顶向下的设计方法。首先在顶层文件中划出图形块或器件符号，然后在图形块上设置端口和参数信息，用信号线、总线和管道把各个组件连接起来。下面以3-8译码器为例介绍图表模块输入法。翻开模块编辑器，单击工具栏上的图表模块工具，将该模块拖到右边的空白处，用鼠标在需作图的地方画矩形框，在所画的矩形框范围就会出现图表模块，如下图。图 生成的图表模块在图表模块上单击鼠标右键，弹出如下图的菜单，选择【Block Properties】选项，弹出模块属性设置对话框，如下图。 图 模块属性设置

12、对话框模块属性设置对话框有四个属性标签页.。在【General】标签页中的【Name】栏设置模块名称为decode3_8；在【I/Os】标签页设置3-8译码器的端口信息，在【Name】栏中输入端口名称A，【Type】栏输入INPUT，设定为输入端口。单击【Add】按钮，即可将输入端口A添加到模块属性设置对话框下面的【Existing Block I/Os】列表中，如图左图所示。以此类推，添加另外两个输入信号B、C，添加三个使能信号G1、G2a、G2b，添加八个输出信号y0、y1、y2、y3、y4、y5、y6、y7。如下图。 图 添加输入端口单击【确定】，就生成了图标模块。使用鼠标选中图标模块，

13、调整其大小，以便显示所有的端口。如下图。图 生成的图标模块单击，保存设计的图标模块文件，将该文件的后缀名定义为.bdf。以上的设计过程只是规定了设计的图标模块的外部端口，图标模块的功能由硬件描述语言或图形文件实现。Quartus II软件支持的设计文件格式有：AHDL语言格式、VHDL语言格式、Verilog HDL 语言格式、Schematic图形格式。在图标模块单击鼠标右键，在弹出的菜单中选择【Create Design File from Selected Block】选项，弹出创立设计文件对话框，如下图。图 创立设计文件对话框选择文件设计类型，这里选VHDL，确定是否把将要生成的文件添

14、加到当前工程中。单击【OK】，就生成了设计文件decode3_8.vhd。如下图。图单击【确定】，弹出包含端口声明的VHDL文本编辑窗口，如下图。图 包含端口声明的VHDL文本编辑窗口在该窗口中，已经自动生成了包含端口定义的VHDL程序的实体局部，用描述模块功能的结构体局部是个空白，需要插入相应的语句，完成设计。如果在图 创立设计文件对话框选择Schematic，那么弹出包含已经定义的输入输出端口原理图编辑窗口，如下图。图3.15 已经定义的输入输出端口原理图编辑窗口在原理图编辑窗口左边，是输入端口；在原理图编辑窗口右边，是输出端口。下面我们要做的工作就是在中间插入元件，以构成自动decode

15、3_8的原理图。在生成图标模块的设计文件之后，如果需要对顶层图标模块的端口名或端口数目进行修改，那么在修改后，在模块上单击右键，在弹出的菜单中选择【Update Design File from Selected Block】选项，Quartus II软件会自动更新底层设计文件。在设计较为复杂的电路时，顶层文件中需要包含多个图标模块和多个元件符号，而且需要把它们连接起来。，一般来说，连接元件符号的是信号线或总线，连接图标模块的既可以是信号线或总线，也可以是管道。当用管道连接两个图标模块时，如果两边端口名称相同，如下图那么不必在管道上加标注，两者能够智能连接。在连接两个图标模块的管道上单击右键，

16、在弹出的菜单中选择【Properties】选项，弹出Conduct Properties对话框，如下图。选择【Signal】属性页，可在【Connections】列表中看到对应的连接关系。如下图。图 具有相同端口名称的两图标模块 图 Conduit Properties对话框当需要连接的两个图标模块端口名称不同时，或者是图标模块和元件符号相连时，使用端口映射的方法将两个模块的端口连接起来。以如下图的电路为例。图 图标模块和元件符号相连图中显示的时一个图标模块和一个二输入的与门，首先用两条信号线分别从与门的两个输入端引向图标模块，在图标模块会产生一个连接器端点。选中连接的信号线，在弹出的菜单中选

17、择【Properties】选项，弹出Conduct Properties对话框，对该信号线命名，例如这里为wire01和wire02。选中图标模块中需要映射的连接器端点，在连接器端点上单击右键，在弹出的菜单中选择【Mapper Properties】选项，弹出Mapper Properties 对话框，如下图。图 Mapper Properties 对话框在Mapper Properties 对话框中选择【Mapping】属性页，该属性页用于设置模块I/O端口和连接器上的信号映射。例如，这里在【I/O on block】填入M，在【Signal in node】填入单击wire01，单击【Ad

18、d】按钮，就将映射关系添加到了下面的【Existing mapping】列表中，表示将图标模块的输出端连接到信号线wire01上，而信号线wire01又连接在与门的一个输入端上，这样就实现了图标模块和元件符号的相连。依此类推，将其它映射关系也添加进来。完成映射后，在图表模块连接器端点处可以看到相关信息，如下图。图 映射后的连接图如果连接的是两个图标模块，用类似同样地方法设置。3.1.3原理图设计流程本节以上节建立的二输入或门输入文件为顶层文件，通过全部流程，实现设计。详细介绍基于Quartus II软件的原理图设计方法，具体实现步骤如下。1.建立工程1单击【File】|【New Project

19、 Wizard】选项，弹出工程向导的根本信息对话框，如下图，在此对话框中，第一栏填入新工程的文件夹名，这里单击，弹出Select Directory对话框，找到上节建立的输入文件my_or2.bdf，单击【翻开】，在第一栏就出现新工程的文件夹名，第二栏出现工程名，第三栏出现顶层实体名。注意工程名要和顶层实体名相同。图3.7 工程向导的根本信息2选择需要参加的文件和库单击图3.7所示对话框中的【Next】按钮进行下一步操作。此时如果文件夹不存在的话，系统会自动提示用户是否创立该文件夹，选择【Yes】按钮后会自动创立。已经创立就弹出添加文件对话框，如图3.8所示。如果此设计中还需要其他设计文件，可

20、以单击【File name】栏右边的，选择要添加的文件，单击【Add All】按钮就将该文件参加到上面的工程中。或者直接单击【Add All】按钮参加在该目录下的所有文件，如果需要用户自定义的库，单击【User Libraries】按钮进行选择。选中已参加的文件，单击【Remove】可以将其移除。这里不需要添加任何其它文件，直接单击【Next】。图3.8 添加文件对话框3选择目标器件单击图所示对话框中的【Next】按钮后，弹出器件类型设置的对话框，如图3.9所示。在【Target device】选项中选择【Auto device selected by the Fitter】选项，系统会自动给

21、所设计的文件分配目标器件。选择【Specific device selected in Available deviceslist】选项，用户可以根据实验条件指定目标器件。在右侧的选项中，可以选择目标器件的封装类型Package，引脚数量Pin count和速度等级Speed grade以便快速查找用户所需的器件范围。图3.9 器件类型设置4选择第三方EDA工具单击图3.9中的【Next】按钮，弹出EDA工具设置对话框，如图.10所示。在此选择使用的第三方EDA工具。本例中不需要第三方EDA工具，直接单击【Next】按钮。图3. 10 EDA工具设置5结束工程设置最后弹出新工程确认对话框，如图

22、3.11所示。从对话框中可以看到建立的工程名称，选择的器件等信息，如确认无误后，单击【Finish】按钮，创立新工程。图 工程信息概要2. 编译工程单击工具栏上的按钮，对工程文件进行编译，这时Quartus II界面不断变化，编译结束后产生的界面如图3.12所示，这是编译成功的情况。单击【确定】，生成的编译结果3所示。该界面显示了编译时的各种信息。如果编译不成功，在信息显示窗口给出错误和警告，可根据提示错误和警告进行相应的修改后重新编译，直到没有错误提示为止。图3.12 编译完成时界面图3.13 编译结果3. 建立仿真矢量波形文件1创立文件在工具栏中单击【File】|【New】，弹出新建对话框

23、,如图3.14所示。在出现的【New】对话框中选择【Other Files】页面，在该页面选择【Waveform Editor File】选项，单击【OK】按钮，弹出矢量波形文件编辑窗口，如图3.15所示。图3.14 建立矢量波形文件 图3.15 矢量波形编辑窗口2添加引脚或节点双击图3.15中【Name】下方空白处，弹出Insert Node or Bus对话框，如图3.16所示。图 3.16 Insert Node or Bus对话框点击【Node Finder】按钮，弹出Node Finder对话框,如图3.17所示。图3.17 Node Finder对话框单击【Filter】栏的下拉菜

24、单项选择择【Pins:all】选项后，点击【List】按钮，弹出设计文件引脚列表窗口，如图3.18所示。在【Node Found】栏中列出了设计文件的列表。图3.18 输入/输出引脚列表在列表中双击需要的引脚，选中的信号将出现在右边的一侧，或者单击按钮，也可以如此，如图3.19所示。图3.19 选择输入/输出节点单击【OK】按钮。返回insert Node or Bus对话框，0所示。图 0 查找节点后的“ Insert Node or Bus对话框单击【OK】按钮后，选中的输入/输出引脚就出现在波形编辑窗口的【Name】栏下，引脚1所示。图3.21 添加节点后的矢量波形编辑窗口3编辑输入波形

25、并保存波形观察窗的左边是输入引脚，在同行的右边可以编辑波形。使用时，先选中左边的输入引脚名，再在右边用鼠标在输入波形上拖一条需要改变的黑色区域，然后单击左边工具栏的有关按钮，即可进行低电平、高电平、任意、高阻态、反相和总线数据等各种设置。假设是时钟信号，用鼠标点时钟信号的，出现时钟信号设置对话框，按下【OK】即可设置时钟信号。这时时钟信号的波形区域全部变成黑色，按集成环境窗左边上的时钟按钮，根据要求将各输入信号A、B的波形设置成如图3.22所示。然后单击保存文件，文件取名为my_or_2 .vwf。图3.22 编辑输入信号4波形仿真1功能仿真在Quartus II的工具栏中选择【Process

26、ing】|【Generate Functional.】，生成功能仿真网表，然后选择【Assignments】|【Setting】，弹出设置仿真类型对话框，点击“Simulator Settings选项，在“simulation mode中选择“Functional命令，3所示。3 设置功能仿真类型后点击按钮进行功能仿真，检查设计的逻辑错误。仿真结果如图3.24所示。图3.24 功能仿真2时序仿真选择Quartus II的工具栏中【Assignments】|【Setting】|【Simulator Settings】|【simulation mode】选择“Timing命令，然后单击工具栏的按钮

27、，开始时序仿真，验证时序是否符合要求，仿真过程在后台进行，计算机能够同时作其他的工作。结果如图3.25所示。图3.25 时序仿真观察波形，发现输出端C的波形产生了一些延时。5. 引脚分配分配引脚是为了对所设计的过程进行硬件测试，将输入/输出引脚信号锁定在目标器件的引脚上。单击工具栏【Assignments】|【Pins】选项，弹出选择要分配的分配引脚的对话框，如图3.26所示。在下方的列表中列出了本设计的所有输入输出引脚名。图3.26 选择要分配的分配引脚在图3.26中，双击输入端A对应的【Location】选项，弹出引脚列表，从中选择适宜的引脚，这时输入A的引脚分配完毕，同理完成其他所有引脚

28、的指定，结果如图3.27所示。图3.27 完成所有引脚的分配6. 下载验证下载验证是将所做设计生成的文件通过计算机下载到实验电路板上，用来验证本次设计是否符合要求的一道流程，其步骤如下：1编译分配完引脚后必须经过再次编译，这样才能存储引脚锁定的信息，单击编译按钮执行再次编译。如果编译出现问题，可以对器件重新设置。 2配置下载电缆在【Tools】|【Progammer】命令，弹出未经配置的下载窗口，如图3.28所示。图3.28 未经配置的下载窗口单击【Hardware Setup】按钮，弹出Hardware Setup对话框。图3.29 Hardware Setup对话框单击【Add Hardw

29、are】按钮，弹出下载电缆选择对话框，如图3.30所示。在【Hardware Type】一栏中选择【ByteBlasterMV or ByteBlaster II】，单击【OK】按钮，完成设置。如果下载电缆一直保持不变，不需每次都要设置。图3.30 下载电缆选择对话框3JTAG模式下载JTAG模式是Quartus II软件默认的下载模式，其相应的下载文件为.sof格式，勾选下载文件右侧的小方框，如图3.31所示.。图3.31 选择下载文件将下载电缆连接好后，单击【Start】按钮，计算机就开始下载编程文件。下载完后结果如图3.32所示。图 2 JTAG模式下载完毕4Active Serial模

30、式Active Serial模式的下载文件为“.pof格式，在【Mode】一栏中选择Active Serial】，弹出提示框，点击【是】，然后在“Add File里添加选择文件“，勾选下载文件右侧的小方框，将下载电缆连接好后，单击【Start】按钮，开始下载编程文件。下载完后结果如图3.33所示。图3.33 Active Serial模式对于大多数设计来说，到此就完成了。7. Quartus II的几个常用功能。1使用RTL Viewer分析综合结果单击【Tools】|【Netlist Viewers】|【RTL Viewer】，弹出RTL Viewer对话框，如图4所示。可以看到综合后的RT

31、L结构图，发现该图与原理图相同。图3.34 RTL Viewer对话框2使用Technology Map Viewer分析综合结果单击【Tools】|【Netlist Viewers】|【Technology Map Viewer】，弹出Technology Map Viewer对话框，如图5所示。图 5 Technology Map Viewer对话框3创立图元符号单击【File】|【Create/Update】|【Create Symbol Files for Current File】，生成“.bsf格式的图元符号文件，如图3.36所示。从图中可以看出生成的是只有输入输出的元件。在原理图编辑窗口单击按钮，在弹出的“Symbol对话框的“Project栏里出现