数字电子钟 程 设 计 报 告.docx

1、数字电子钟 程 设 计 报 告课 程 设 计 报 告学生姓名:栾慧杰学 号：09010418学 院:电气工程学院班 级:电自0918题 目:电子工艺实习数字时钟的设计刘晓峰 李辉指导教师： 职称: 2012年 0 3 月 13 日第一章 数字电子钟设计要求和基本原理框图1.1设计要求（1）稳定的显示时、分、秒。（要求24小时为一个计时周期）（2）当电路发生走时误差时，要求电路有校时功能。（3）电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。1.2数字电子钟基本原理框图数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中，振荡器和分频器组成标准秒脉冲发生器，直接决定计

2、时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准脉冲送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制的计数器，每累计60min，就发出一个“时脉冲”信号，该信号将被送“时计数器”。“时计数器”采用二十四或者十二进制计时器，可实现对一天24h或者12h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时、校分、校秒。数字时钟的原理框图如图1-1所示。 图1-1数字时钟的原理框图第二章 器件说明2.1元件清单数量元

3、件型号1TIMER, LM555CN174LS, 74LS04N1SWITCH, SPDT1BUZZER, BUZZER 1kHz1BUZZER, BUZZER 500 Hz2CMOS_5V, 4013BT_5V274LS, 74LS08N3DIPSW1474LS, 74LS21N674LS, 74LS48N974LS, 74LS160N1174LS, 74LS00N2.2主要器件的引脚排列图和功能表（1）555定时器引脚图图2-1（a）555定时器原理图图2-1（a）所示为国产双极型定时器CB555内部电路结构原理图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组

4、成。其中VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO.RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。555集成定时器由五个部分组成：一、基本RS触发器：由两个“与非”门组成二、比较器：C1、C2是两个电压

5、比较器三、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。四、晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。图2-1（b） 555定时器如图2-1（b）所示为555定时器引脚图。555定时器由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。其外部有八个引脚，第8脚VCC为电源端，第1脚GND为接地端，第3脚OUT为输出端，第4脚RES为直接复位端，第5脚CON为控制电压输入端，第6脚THR为复位控制端，第2脚TRI为置位控制端，

6、第7脚DIS为放电端。逻辑功能如2-1（）所示。输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通11截止10导通1不变不变图2-1（c）555逻辑功能表逻辑功能描述如下：555定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端，当RD为低电平时，不管其他输入端的状态如何，输出v0为低电平。因此在正常工作时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0,放电三极

7、管T导通，输出端vO为低电平。 当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。当vI11/3VCC时，基本RS触发器R =1、S =1,触发器状态不变，电路亦保持原状态不变。综合上述分析，可得555定时器功能表如表10.11.1所示。如果在电压控制端（5脚）施加一个外加电压（其值在0-VCC之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。（2）74LS160引脚图图2-2（a） 74LS160引脚图 图2-2（b） 74LS160逻辑图 其逻辑

8、功能如下表：CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑功能描述如下： 由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即F

9、F0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。（3）74LS48 引脚图逻辑图和功能表图2-3 （a）74LS48引脚图图2-3（b） 74LS48逻辑图图2-3（c） 74LS48功能表（4）CD4013引脚图和功能表图2-4引脚图及功能表 C

10、D4013是集成触发器芯片，内部有两个独立的D触发器。每个触发器都有一个置位端（SET),复位端（RESET),时钟端（CLOCK),数据输入端（DATA),两个输出端Q和Q/端。功能描述： CD4013是双触发器，具有“置数”和“清零”功能，且高电平有效。 当R为1、S为0时，无论D和CL（时钟）为什么状态，输出Q一定为0，因此R可称为复位端。当S为1、R为0时，输出Q一定为1，s称为置位端。当R、S均为0时，Q在CP端有脉冲上升沿到来时动作，具体是Q=D，即若D为1则Q也为1，若D为0则Q也为0。第3章 设计过程3.1单元电路的设计3.1.1 秒脉冲产生电路秒脉冲是构成数字时钟的核心，它保

11、证了时钟的走时准确及稳定。数字计数器电路的振荡器有两种，一种为石英晶体振荡器，一种为振荡器。一般来说振荡器的频率越高，计时精度越高。在这里选用振荡器。通过设置电阻、电容，可产生时钟脉冲，选择电阻 为电位器，通过调整电位器的值，可精确调整输出脉冲的频率，使多谐振荡器产生规定频率的方波信号。秒脉冲产生电路在此例中主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需的频率信号。秒脉冲电路有振荡器和分频器产生电路图如3-1所示。如图3-1 秒脉冲产生电路 3.1.2 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、

12、分个位和分十位计数器为进制计数器，而时个位和时十位计数器为/12进制计数器。根据图1-1数字时钟系统组成框图可知，显示时、分、秒需要六片中规模计数器，且输出均为两位码形式，故计数器都选用集成块来实现，实现的方法采用反馈清零法。 六十进制计数器秒计数器电路与分计数器电路都是进制，它由两个采用串行进位方式接成进制计数器。是在信号的下降沿翻转计数，当秒个位的输出状态由变成，其端由变为，秒十位的脉冲到来，计数一个脉冲，其他情况下，秒十位保持原有状态不变。因此，秒个位计数器的进位端直接与秒十位的相连，使之计数。分计数器和秒计数器同理。六十进制计数器如3-2所示。图3-2 六十进制计数器 二十四/十二进制

13、计数器时计数器电路是二十四/十二进制，它由两个采用串行进位方式接成二十四/十二进制计数器。分计数器需要的是一个二十四/十二进制转换的递增计数电路，个位与十位计数器均连接成计数形式，采用同步级联复位方式。将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。若选择二十四进制，十位计数器的输出端Qb和个位计数器的输出端Qc通过与非门控制两片计数器十位清零端CLR，当计数器的输出状态为00100100时，立即反馈清零，从而实现二十四进制递增计数。若选择十二进制，十位计数器的输出端Qa和个位计数器的输出端Qb通过与非门控制两片计数器十位清零端CLR，当计数

14、器的输出状态为00010010时，立即反馈清零，从而实现十二进制递增计数。两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关就可选择与非门的输出，实现二十四进制或十二进制递增计数的转换。二十四/十二进制计数器如图3-3所示。图3-3 二十四/十二进制计数器 译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。是段译码器/驱动器，输出高电平有效，专用于驱动七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻作为限流电阻。本系统采用七段发光二极管来显示输出的数字，显

15、示器有两种：共阳极或者共阴极显示器。对应的显示器是共阴极（接地）显示器。如图3-4所示。图3-4 译码显示电路3.1.3 校时、校分电路数字时钟启动后，每当数字时钟显示与实际时间不符时，需要根据标准时间进行校时。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中，而且在校正分钟时应截断分向时的进位信号，以免在校分的时候影响小时的状态，从而引起对小时不

16、必要的重新校正。简单有效的电路图如3-5所示。图3-5秒、分、时“校时”电路校“秒”时，采用等待校时。当进行校时时，将琴键开关K1按下，此时门电路G1被封锁，秒信号进入不到“秒计数器”中，此时暂停秒计时。当数字时钟秒显示值与标准时间秒计数值相等时，立即松开K1，数字时钟秒显示与标准时间秒计时同步运行时，完成秒校时。校“分”、“时”的原理比较简单，采用加速校时。例如分校时使用G2、G3、G4三与非门，当进行分校时时，按下琴键开关，由于门G3输出高电平秒脉冲信号直接通过G2、G4门电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间数值相符时，松开K2即可。当松开K2时，

17、门电路G2封锁秒信号，输出高电平门，电路G4接受来自秒计数器的输出进位信号，使分计数器正常工作。同理，“时”校时电路与“分”校时电路工作原理完全相同。3.1.4 报时电路 当计数器在每次计时到整点前秒时，开始报时。即当“分”计数器为59，“秒”计数器为55时，要求报时电路发出控制信号，该信号持续时间为秒钟，在这秒内使低音信号（500Hz左右）打开闸门，使报时声鸣声。当计数器运行到59分59秒时，要求报时电路发出另一控制信号F2，该信号持续时间为秒钟，在这一秒钟内使高音信号（1000Hz左右）打开闸门，使报时声鸣声。根据以上要求，设计的整点报时电路如3-所示。图3-整点报时电路CD4013是双触

18、发器，具有“置数”和“清零”功能，且高电平有效。利用CD4013触发的记忆功能，可完成实现所要求的F1、F2信号。当“分”计数器和“秒”计数器输出状态为59分55秒时，与门G3输出一高电平，使CD4013的第一触发器的输出被置成高电平，此时整点报时的低音（）与秒信号同时被引入到蜂鸣器中，使蜂鸣器每次鸣叫.5秒。一旦“分”、“秒”计数器输出状态为59分59秒时，与门G6输出高电平，使触发器的输出状态1Q变成低电平，同时将CD的第二个触发器的输出2Q置数为高电平。此时封锁时低音信号，开启高音报时信号（1024Hz），当满六十分钟进位信号一到，触发器的输出2Q被清零。故蜂鸣器高音鸣叫一次，历时0.5

19、秒。3.2总电路图将达到预期要求后的各个单元电路模块连接起来，构成整个电路系统，并对该系统功能进行测试。总电路图如3-8下图所示。 图38 系统总电路图 第4章 仿真调试过程 4.1时间计数器连接与调试 时间计数器有时、分、秒组成，而时电路有24/12进制计数器组成，分，秒电路有60进制计数器组成。24/12进制计数器和60进制计数器本身设计的没有错，可是在组成时间计数器时，秒从59秒变为0时，分计数器没有进位，仍显示的是0，经反复检测和测试发现级联的时候，CLK信号不对。将秒十位的反馈清零信号经与门之后，直接接入分的CLK端即可，同理，将分十位的反馈清零信号按照同样的方法进行级联就可以了。4

20、.2译码显示电路安装与调试译码显示电路由74LS48和七段LED数码管组成。74LS48是BCD七段译码器/驱动器，其输出是高电平，专用于驱动LED七段共阴极显示数码管，可是在设计之后，数码管能显示，但是在跳到八时，显示管黑了一下，直接跳到数字9，经过检查和测量，数字8对应的引脚都有电平输出。最终查出，共阴极的限流电阻过大，导致数码管不能正常显示。4.3校时电路的安装与调试将秒信号引入到校时电路中，分别按下K1，K2、K3，分、秒计数器及时计数器都能正常工作。把校时电路和总电路连接，连接之后发现，秒计数器达到60时秒时，可是分计数器没有进位，是计数器也遇到了同样的状态，经反复分析原理图发现，在

21、级联时，多了一个非门，以至于进位信号不能传送到分、时计数器。把非门去掉，校时电路就能正常工作了。4.4整点报时电路的测试整点报时电路是状况最多的。根据要求，用数字电子系统常用的的分析方法：经典法。即根据设计任务要求，用真值表，状态表求出的简化的逻辑表达式，画出逻辑图、逻辑电路，最后用电路实现。最终设计出了报时电路，可是在测试的时候，蜂鸣器不响。经过反复检测，也没有找到原因。最后，又设计了，另外一种报时电路。调整整点报时的声响（四低一高）。由于报时时要求四低一高，我们最初使用一个蜂鸣器，但是由于报时时间间隔太短，变频也不易实现，最重要的是蜂鸣器发声区别不明显，最后我们使用两个蜂鸣器，经过调试，最

22、终实现了整点报时功能。4.5软件使用问题由于我们并没有接触过Mulitisim 10软件，故而对软件的使用方面存在着一定的困难。另外，由于软件为英文版，所以给仿真过程中的调试也带来了极大的困难。为了克服这些比便，我们到图书馆查阅了大量的资料，并及时的向老师咨询，从而顺利的完成了仿真过程。遇到的具体问题是，在仿真的时候，仿真速度慢。与标准的秒相差很远，一秒钟能等好几分钟。翻阅各种资料也没有找到原因，最后在网上搜索，找到了解决方案。运行时间与标准时间一致。第5章 设计体会通过这次为期三周的数字电子钟的课程设计，我们才把学到的东西与实践相结合，在这期间我感触很多，收获也颇丰。刚拿到设计题目的时候，我

23、可谓是一脸茫然，但是我也很高兴。首先，对怎么设计很模糊。其次，对软件更是有很少了解。我想我要把自己学的东西用到实践中去，我要把它设计出来。老师告诉我们图书馆有相应的指导书，我迷惑释然。满怀期待，我来到图书馆。在图书馆里，选了七八本指导书。看着书架上的那些书，我感慨了，那么多的有关把知识用到实践的指导书，我怎么很少接触呢？在浩如烟海的图书馆，我是那么的渺小！大学就应该多学知识，并且得学会把知识用到实践中去。我想以后应该多去图书馆看看这类的指导书。我们可以做小规模的电路，比如，数字时钟、篮球计分器、抢答器等等，也可以做规模大的电路，比如：机器人，我们可以做模拟系统，也可以做数字系统。在翻阅指导书中

24、，我学会很多，收获了很多。我了解到数字电子系统的设计方法和数字系统的安装和调试。EDA随着电子信息产业的发展越来越重要，目前国内常用的EDA软件有Protel，EWB系列软件。EWB系列软件中最新的软件Multisim10很重要！通过学习，我认识到Multisim10作为一款功能强大、应用广泛的仿真软件，能为进行电路设计或电子电路教学带来极大的便利，它能大大节省产品开发的成本和时间，把Multisim10仿真和传统的学习有机结合起来，能激发学生的学习兴趣和热情，有效地提高学习质量，是种新的“理实结合”的科学学习手段。从课程设计中我们对学的知识有了更进一步的理解，而且更进一步地熟悉了各种芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。