半导体封测行业分析报告.docx

1、半导体封测行业分析报告2021年半导体封测行业分析报告2021年3月封测外包是全球半导体分工的产物：1968年，美国公司安靠的成立标志着封装测试业从IDM模式中独立出来。1987年台积电的成立更进一步推动了半导体的分工合作模式，台积电的成功带动了本地封测需求，台湾因此成为全球封测重地。全球前十大外包封测厂中有6家来自台湾，包括全球封测龙头日月光。根据Yole的数据，2019年全球封装市场规模达680亿美元（包括外包和IDM），预计到2025年达到850亿美元，年均复合增速为4%。先进封装是后摩尔时代的必然选择：随着晶圆代工制程不断缩小，摩尔定律逼近极限，先进封装是后摩尔时代的必然选择，包括倒装

2、、晶圆级封装、扇出型封装、3D封装、系统级封装等。我们认为先进封装将会重新定义封装在半导体产业链中的地位，封装环节对芯片性能的影响将会提高。根据Yole的数据，2019年全球先进封装市场规模为290亿美元，预计到2025年达到420亿美元，年均复合增速约6.6%，高于整体封装市场4%的增速和传统封装市场1.9%的增速。晶圆代工企业入局先进封装领域：由于先进封装在半导体产业中的地位在提高以及晶圆代工制程的物理极限临近，晶圆代工厂开始布局先进封装技术，以保证未来的竞争地位。台积电于2008年底成立集成互连与封装技术整合部门，重点发展扇出型封装InFO、2.5D封装CoWoS和3D封装SoIC。至今

3、，在先进封装领域，台积电的领先地位突出，2019年台积电封装收入在外包封测企业中排名第4，约30亿美元。中芯国际也于2014年与长电科技成立中芯长电，提供中段硅片制造和封测服务，2019年先进封装相关业务实现收入4.76亿元，占比2.2%。先进封装对凸块制造、再布线等中段硅片级工艺需求增加，而且技术难度也不断提高，晶圆代工企业在该领域积累深厚，相比传统封测厂具有一定优势。但传统封测厂商在技术完备性方面具有优势，因此两者的合作有望更加紧密。我国封测环节具有竞争力，本地需求带动长期增长：封测是我国半导体产业链中国产化水平较高的环节，全球前十大外包封测企业中，我国占了三席，分别是第三的长电科技、第六

4、的通富微电和第七的天水华天。在行业景气度上行和加大内部整合的情况下，我国四大封测企业均在2019年下半年迎来了业绩拐点。从长期来看，国内半导体产业正处于快速发展期，芯片设计公司和晶圆代工厂的增加将带动本地封测需求，在产能吃紧的情况下，国内四大封测厂商均于近期发布了定增扩产计划，规模有望进一步扩大。另一方面，先进封装为半导体产业创造更多的价值，封测企业的话语权和产业地位提高，进而增厚盈利。一、半导体封测行业概况半导体的生产过程可分为晶圆制造工序（Wafer Fabrication）、封装工序（Packaging）、测试工序（Test）等几个步骤。其中晶圆制造工序为前道（Front End）工序，

5、而封装工序、测试工序为后道（Back End）工序。封装是指将生产加工后的晶圆进行切割、焊线塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。测试是指利用专业设备，对产品进行功能和性能测试，测试主要分为中测和终测两种。1、处于半导体产业链下游半导体是电子终端产品的关键组成部分，产业链可分为设计、制造、封测三大环节。半导体设计人员根据需求完成电路设计和布线，晶圆厂在晶圆上完成这些电路的制造，刻好电路图的晶圆再送到封测厂进行封装和测试，检测合格的产品便可应用于终端产品中。半导体企业的经营模式可分为垂直整合和垂直分工两大类。采用垂直整合模式（Inte

6、grated Device Manufacturer，IDM）的企业可以独立完成芯片设计、晶圆制造、封装和测试等生产环节，代表企业包括英特尔、三星等。垂直分工模式为Fabless设计+Foundry制造+OSAT封测。Fabless芯片设计公司采用无晶圆厂模式，只负责研发设计和销售，将晶圆制造、封装、测试外包出去，代表企业包括高通、英伟达等；Foundry晶圆代工厂仅负责晶圆制造，代表企业包括台积电、中芯国际等；OSAT（Outsourced Semiconductor Assembly and Testing）为外包封测企业，仅负责封装测试环节，代表企业包括日月光、安靠、长电科技等。2、封测

7、行业市场规模根据Yole的数据，全球封测行业市场规模保持平稳增长，预计从2019年的680亿美元增长到2025年的850亿美元，年均复合增速约4%。根据中国半导体行业协会的数据，中国封测行业市场规模从2011年的976亿元增长到了2019年的2350亿元，年均复合增速约11.6%，显著高于全球增速。二、封测技术及发展方向1、封测生产流程晶圆代工厂制造完成的晶圆在出厂前会经过一道电性测试，称为晶圆可接受度测试（Wafer Acceptance Test，WAT），WAT测试通过的晶圆被送去封测厂。封测厂首先对晶圆进行中测（Chip Probe，CP）。由于工艺原因会引入各种制造缺陷，导致晶圆上的

8、裸Die中会有一定量的残次品，CP测试的目的就是在封装前将这些残次品找出来，缩减后续封测的成本。在完成晶圆制造后，通过探针与芯片上的焊盘接触，进行芯片功能的测试，同时标记不合格芯片并在切割后进行筛选。CP测试完成后进入封装环节，封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤称为前段操作，在成型之后的工艺步骤称为后段操作。基本工艺流程包括晶圆减薄、晶圆切割、芯片贴装、固化、芯片互连、注塑成型、去飞边毛刺、上焊锡、切筋成型、打码等。因封装技术不同，工艺流程会有所差异，且封装过程中也会进行检测。封装完成后的产品还需要进行终测（Final Test，FT），通过FT测试的产品才能对外出货。

9、2、半导体封装类型根据封装材料的不同，半导体封装可分为塑料封装、金属封装、陶瓷封装和玻璃封装。塑料封装是通过使用特制的模具，在一定的压力和温度条件下，用环氧树脂等模塑料将键合后的半成品封装保护起来，是目前使用最多的封装形式。金属封装以金属作为集成电路外壳，可在高温、低温、高湿、强冲击等恶劣环境下使用，较多用于军事和高可靠民用电子领域。陶瓷封装以陶瓷为外壳，多用于有高可靠性需求和有空封结构要求的产品，如声表面波器件、带空气桥的GaAs器件、MEMS器件等。玻璃封装以玻璃为外壳，广泛用于二极管、存储器、LED、MEMS传感器、太阳能电池等产品。其中金属封装、陶瓷封装和玻璃封装属于气密性封装，能够防

10、止水汽和其他污染物侵入，是高可靠性封装；塑料封装是非气密性封装。根据封装互连的不同，半导体封装可分为引线键合（适用于引脚数3-257）、载带自动焊（适用于引脚数12-600）、倒装焊（适用于引脚数6-16000）和埋入式。引线键合是用金属焊线连接芯片电极和基板或引线框架等。载带自动焊是将芯片上的凸点与载带上的焊点焊接在一起，再对焊接后的芯片进行密封保护的一种封装技术。倒装焊是在芯片的电极上预制凸点，再将凸点与基板或引线框架对应的电极区相连。埋入式是将芯片嵌入基板内层中。根据与PCB连接方式的不同，半导体封装可分为通孔插装类封装和表面贴装封装。通孔插装器件是1958年集成电路发明时最早的封装外形

11、，其外形特点是具有直插式引脚，引脚插入PCB上的通孔后，使用波峰焊进行焊接，器件和焊接点分别位于PCB的两面。表面贴装器件是在通孔插装封装的基础上，随着集成电路高密度、小型化及薄型化的发展需要而发明出来的，一般具有“L”形引脚、“J”形引脚、焊球或焊盘（凸块），器件贴装在PCB表面的焊盘上，再使用回流焊进行高温焊接，器件与焊接点位于PCB的同一面上。目前，引线键合技术因成本相对低廉，仍是主流的封装互联技术，但它不适合对高密度、高频有要求的产品。倒装焊接技术适合对高密度、高频及大电流有要求的产品，如电源管理、智能终端的处理器等。TAB封装技术主要应用于大规模、多引线的集成电路的封装。3、先进封装

12、是后摩尔时代的必然选择（1）封装技术发展史封装技术的发展需要满足电子产品小型化、轻量化、高性能等需求，因此，封装技术过去和未来的发展趋势均是高密度、高脚位、薄型化、小型化。根据中国半导体封装业的发展，半导体封装技术的发展历史可大致分为以下五个阶段：第一阶段：20世纪70年代以前（通孔插装时代），封装技术是以DIP为代表的针脚插装，特点是插孔安装到PCB板上。这种技术密度、频率难以提高，无法满足高效自动化生产的要求。第二阶段：20世纪80年代以后（表面贴装时代），用引线替代第一阶段的针脚，并贴装到PCB板上，以SOP和QFP为代表。这种技术封装密度有所提高，体积有所减少。第三阶段：20世纪90年

13、代以后（面积阵列封装时代），该阶段出现了BGA、CSP、WLP为代表的先进封装技术，第二阶段的引线被取消。这种技术在缩减体积的同时提高了系统性能。第四阶段：20世纪末以后，多芯片组件、三维封装、系统级封装开始出现。第五阶段：21世纪以来，主要是系统级单芯片封装（SoC）、微机电机械系统封装（MEMS）。目前全球半导体封装的主流正处在第三阶段的成熟期和快速发展期，以CSP、BGA、WLP等主要封装形式进入大规模生产时期，同时向第四、第五阶段发展。从发展历史可以看出，半导体封装技术的发展趋势可归纳为有线连接到无线连接，芯片级封装到晶圆级封装，二维封装到三维封装。（2）封装技术根据技术先进性，封装技

14、术可分为传统封装技术和先进封装技术两大类。传统封装技术包括DIP、SOP、QFP、WB BGA等，先进封装技术包括FC、WLP、FO、3D封装、系统级封装等。随着晶圆代工制程不断缩小，摩尔定律逼近极限，先进封装是后摩尔时代的必然选择。SIP/DIP单列直插封装（Single Inline Package，SIP）的引脚从封装体的一个侧面引出，排列成一条直线，SIP的引脚数量一般为2-23个。双列直插封装（Dual Inline Package，DIP）的外形为长方形，在两侧有两排平行的金属引脚，称为排针。DIP封装的产品需要插入到具有DIP结构的芯片插座上，或者直接插在有相同焊孔数和几何排列的

15、电路板上再进行焊接。引脚数一般不超过100，适合中小规模集成电路封装。SOP/QFP小外形封装（Small Out-Line Package，SOP）的引脚从封装两侧引出，呈海鸥翼状（L字形）。方型扁平式封装（Quad Flat Package，QFP）的管脚很细，引脚之间距离很小，可实现更多的I/O数，但仍受限于0.3mm的引脚间距极限。BGA球栅阵列封装（BallGrid Array Package，BGA）用焊球代替周边引线，成阵列分布于封装基板的底部平面上，是在生产具有数百根引脚的集成电路时，针对封装必须缩小的难题所衍生出的解决方案。与上一代的QFP相比，BGA在减小体积和重量的情况下

16、增加了I/O数量，但引脚的间距可以做得更大，成品率反而提高了；由于焊球间距明显短于引线，BGA电性能更好；焊球的共面性也改善了散热性。根据芯片的位置不同可分为芯片表面向上和向下两种；按焊球排列方式可为球栅阵列均匀分布、球栅阵列交错分布、球栅阵列周边分布等；按密封方式可分为模制密封和浇注密封等；按基板材料可分为塑料球栅阵列PBGA( Plastic Ball Grid Array)、陶瓷球栅阵列CBGA（Ceramic Ball Grid Array）、载带球阵列TBGA（Tape Ball Grid Array）等。FC倒装（FlipChip，FC）技术由IBM在20世纪60年代研发出来，20世纪90年代后期形成规模化量产，主要应用于高端领域产品。随着铜柱凸块技术的出现，结合消费电子产品的快速发展和产品性能的需求，越来越多的产品转向倒装芯