与或非CMOS报告.docx

1、与或非CMOS报告课程设计与或非的设计 学生姓名： 学 院： 专业班级： 专业课程： 集成电路设计基础 指导教师： 年 月 日目录1 绪 论 11.1设计背景 11.2版图设计方法 21.3 Tanner Por 简介 31.4 CMOS集成电路的性能特点: 41.5 设计目标 52 四输入与或非门电路 52.1 利用S-Edit编辑电路图 52.2电路结构 52.3利用L-edit软件编辑布局图和截面观察 72.4四输入与或非门版图电路仿真 112.5LVS检查匹配 123 总 结 14参考文献 151 绪 论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为

2、电路设计师不可缺少的有力工具1。国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻2辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。Tanner集成电路设计软件是由Tanner Re

3、search 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard

4、Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案2。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。HSpice是Spice程序应用在PC上的程序，它的主要算法与Spice相同。由于HSpice A/D程序集成了模拟与数字电路的仿真运算法，它不仅可以仿真单一的模拟电路或数字电路，而且可以有效、完善地仿真模拟和数字混合电路。经过多年的

5、改版，HSpice A/D以其强大的功能及高度的集成性而成为先进最受欢迎的电路仿真软件。1.2 版图设计方法可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件2。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图

6、草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查DRC (a design rule checker)、电学规则检查ERC(a electrics rule checker)、版图参数提取LPE(layout parameter extraction)、版图和原理图对照检查LVS(layout vs schematic)。当然这些验证LEdit就可以完成。1.3 Tanner Por 简介Tanner Pro是一套集成电路设计软件，安装后，会有包括S-Edit,T-

7、Spice, W-Edit,L-Edit与LVS等四个软件。将要设计的电路先以S一Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T一Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，N回S-Edit检查电路图，如果T一Spice模拟结果无误，则以L一Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，利用T一Spice模拟若有错误，再回到L一Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进

8、行对比，若对比结果不相等，则回去修正L一Edit或S一Edit的图。直到验证无误后，将L一Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的的光罩。 图1.1 Tanner Pro的设计流程以下先对S-Edit, T-Spice与L-Edit进行简单的介绍，并观看软件所附的范例文件。 1.4 CMOS集成电路的性能特点:（1）微直流功耗CMOS电路的单门静态功耗在毫微瓦（nw）数量级。 （2）高噪声容限CMOS电路的噪声容限一般在40%电源电压以上。 （3） 宽工作电压范围CMOS电路的电源电压一般为1.518伏。 （4）高逻辑摆幅CMOS电路输出高、低电平的幅

9、度达到全电压的 “1”为VDD，逻辑“0”为VSS。 （5）高输入阻抗-CMOS电路的输入阻抗大于108,一般可达1010。 （6）高扇出能力-CMOS电路的扇出能力大于50。 （7） 低输入电容-CMOS电路的输入电容一般不大于5PF。 （8）宽工作温度范围陶瓷封装的CMOS电路工作温度范围为 - 55 0C 125 0C；塑封的CMOS电路为 40 0C 85 0C。 （9）所有的输入均有栅保护电路，良好的抗辐照特性等。 1.5 设计目标1.用MOS场效应管实现四输入与或非门电路。2.用tanner软件中的原理图编辑器S-Edit编辑四输入与或非门电路原理图。3.用tanner软件中的W-

10、Edit对四输入与或非门电路进行仿真，并观察波形。4.用tanner软件中的L-Edit绘制四输入与或非门版图，并进行DRC验证。5.用W-Edit对四输入与或非的版图电路进行仿真并观察波形。6.用tanner软件中的layout-Edit对四输入与或非进行LVS检验观察原理图与版图的匹配程度。二 四输入与或非门电路 2.1 利用S-Edit编辑电路图（1）打开S-Edit软件，新建一个S-Edit文件，然后新建一个电路图单元。（2）为新建的电路图单元添加库文件。（3）为四输入与或非添加所需要的器件，如mos、输入输出端口等等。（4）按照原理图连接器件。电路图连接图2.1.1。2.2 电路结构

11、用CMOS实现四输入与或非门电路，PMOS和NMOS管进行全互补连接方式，栅极相连作为输入，根据PMOS逻辑或串与并，根据NMOS逻辑与串或并原理，PMOS的漏极与下面NMOS的漏极相连作为输出，POMS管的源极和衬底相连接高电平，NMOS管的源极与衬底相连接低电平；原理图如图2.1.1所示。图2.1.1 与或非门电路的原理图 原理图绘制完成后要进行ERC验证，ERC：ElectricalRulesCheck 电气规则检查，主要是对电路原理图的电学法则进行测试，通常是按照用户指定的物理、逻辑特性进行。通常在电路原理设计完成之后，网表文件生成之前，设计者需要进行电气法测试。其任务是利用软件测试用

12、户设计的电路，以便找出人为的疏忽，测试完成之后，系统还将自动生成各种可能错误的报告，同时在电路原理图的相应位置上记号，以便进行修正。电路图仿真如图2.1.2图2.1.2 电路图仿真2.3 利用L-edit软件编辑布局图和截面观察用L-Edit版图绘制软件对四输入或非门电路进行版图绘制，同时进行DRC验证，查看输出结果，检查有无错误；基本操作步骤是：（1）打开L-edit软件，新建一个版图文件。（2）在新建的文件里添加单元，按照设计规则画出各个单元PMOS、NMOS、基本组件的版图，并进行设计规则检查。（3）绘制PMOS和NMOS：先绘制N Well图层，再绘制Active图层,然后绘制P Se

13、lect图层，然后绘制Poly图层，然后绘制Active Contact 图层，最后绘制Metal1 图层。PMOS和NMOS绘制结果如图2.3.1 PMOS绘制图和图2.3.2 NMOS绘制图所示。图2.3.1 PMOS绘制图图2.3.2 NMOS绘制图（5）绘制NMOS和PMOS组件，NMOS和PMOS组件绘制结果如图2.3.3 PMOS和NMOS组件绘制图所示。图2.3.3 PMOS和NMOS组件绘制图（6）编辑或门：新建cell 命名为or，在or中选择CellInstance 命令，打开Select Cell to Instance 对话框，可以看到，在组件列表中有nandpmos，

14、nandnmos , norpmos, nornmos ,guardpmos, guardnmos 这6 组件，选择nandpmos 组件再单击OK 按钮，在编辑画面多出一个nandpmos 组件，然后选择nandnmos 组件再单击OK 按钮，在编辑画面多出一个与nandpmos 重叠的nandnmos 组件，可利用Alt 键加鼠标拖曳的方式分开nandpmos与nandnmos，同样的方法分别添加其余组件。（7）连接栅极Poly：将放置的组件在or中按位置放置好，然后根据逻辑关系绘制连接栅极的多晶层。由于电路的pmos 与nmos 的栅极极是要相连的，故直接以Poly图层将pmos 与nm

15、os 的Poly 相连接，绘制出Poly，绘制后进行DRC检查。图2.3.4 连接栅极Poly图（8）连接源漏极：电路的nmos 漏极与pmos 漏极是相连的，则以Metal1 连接即可，利用Metal1 将图中的nmos 与pmos 的右边扩散区有接触点处相连接，绘制Metal1。绘制后进行DRC检查 （9）绘制电源线和地线：由于电路需要有Vdd 电源与GND 电源，电源绘制是以Metal1图层表示，利用Metal1 将图中pmos 上方与nmos 下方各绘制一个电源图样，绘制后进行DRC检查。 （10）加入Vdd 与GND 节点名：单击工具栏中插入节点按钮，再到编辑窗口中用鼠标左键拖曳出一

16、个与上方电源图样重叠的方格后，将出现Edit Object(s)对话框，在On文本框中选中Metal1层，在Port name 文本框中输入节点名称“Vdd”，在Text Alignment 选项组中选择文字相对于框的位置的右上方，单击“确定”按钮；同样的方法标出GND。(11) 连接电源线与地线：根据逻辑关系，将电源线与地线和pmos，nmos，guardpmos，guardnmos 连接起来。完成后DRC检查。 （12）加入输入端口：先绘制Poly Contact 图层，再绘制Poly 图层，接着绘制Metal1 图层使之重叠于Poly Contact 图样上，接着在Metal1 上要绘制

17、Via 图层，Via 图层是用来连接Metal1 图层与Metal2 图层的接触孔，接着绘制Metal2 图层，它要与图层Via 与Metal1 重叠。DRC检查。图2.3.5 端口图将此输入端口图形群组起来，先选中组合区域部分，再选择DrawGroup 命令，会出现Group 对话框。在Group CellName 文本框中输入名称portA，之后单击OK 按钮。将port A 部分移至与非门栅极的位置当成输入端口，结果如图所示。注意，在放置时Metal1 与Metal1 之间要距离3 个格点以上，并要以设计规则检查无误才可，复制port A 放置到另一个输入端口，通过R键来旋转portA。

18、最后DRC检查。（13）在port A 组件上加入节点名称作为输入点，需利用加入节点按钮。再在Layers 面板的下拉列表中选择Metal2 选项，使Metal2 图样被选取，再到编辑窗口中用鼠标左键拖曳出一个与port A 组件的Metal2 图样重叠的方格后，会出现Edit Object(s)对话框，在Port name 文本框输入输入端口名称“A”，在Text Alignment 选项组选择文字相对于框的位置的左边，再单击“确定”按钮；同样的方法标出B和C输入端口。（14）加入输出端口：与门有一个输出端口，先绘制Via 图层，在反相器的Metal1 图层上画出横向两格、纵向两格的方形，接

19、着绘制Metal2 图层，它要与Via 与Metal1 图层重叠。进行DRC检查。将绘制的输出端口取名为F，要利用加入节点按钮。再在Layers 面板的下拉列表中选择Metal2 选项，使Metal2 图样被选取，再到编辑窗口中用鼠标左键拖曳出一个与刚绘制的Metal2 图样重叠的方格后，出现Edit Object(s)对话框，在Port name 文本框中输入输入端口名称“F”，在Text Alignment 选项组中选择文字相对于框的位置的右边，再单击“确定”按钮。 至此，一个四输入与或非门完成版图绘制。版图和输出结果如图2.4.6四输入与或非门电路版图所示。图2.3.6 四输入与或非门电

20、路版图2.4 四输入与或非门版图电路仿真（1）打开S-Edit软件，新建一个S-Edit文件，然后新建一个电路图单元。（2）为新建的电路图单元添加库文件。（3）为二输入同或门添加所需要的器件，如mos、输入输出端口等等。（4）按照原理图连接器件。 （5）建立了SPICE仿真设置图2.4.1所示。图2.4.1四输入与或非门电路版图输入输出波形图四输入与或非门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，电路的设计正确无误。2.5 LVS检查匹配四输入与或非门电路进行LVS检查验证，首先添加输入输出文件如图2.5.1电路图网表图和2.5.2版图网表图所示，选择要查看

21、的输出，观察输出结果检查四输入与或非门电路原理图与版图的匹配程度。首先导入网表，如图2.5.3导入网表图所示，输出结果如图2.5.4电路LVS检查匹配图所示。图2.5.1 电路图网表图2.5.2 版图网表图图2.5.3 导入网表图图2.5.4电路LVS检查匹配图网表匹配，设计无误。通过不断的调试最终得出了结果，观察版图和电路图仿真出来的波形，对输出的波形分析得出结果如下：与或非门有四个输入,输入前两个为A,1,后面两个输入只要有一个是0就行(前两个和后两个对调也行)得到结果是A非。设计得出的结果符合异或门的逻辑表达式： 测试的结果与电路理论推导的结果基本一致，这样的异或电路可以满足基本的需求如

22、果想要更精准的结果，需要再继续深入设计。4 总结通过这次CMOS集成电路设计的训练，我已经初步的了解了L-edit和S-edit等软件的基本操作方法，并能够独立地运用这些软件设计版图，并使用tanner软件对三输入或门模拟电路进行了绘制，并其电路进行了仿真。在此过程中对IC集成电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。典型的模拟电路的设计借助典型器件特性的探讨、运用tanner软件对模拟电路的原理图进行绘制，并进行了电路仿真，熟悉了tanner在此方面的应用，对这两个软件有了更深刻的了解。这次课程设计，学习了新软件，对其从一无所知到了解，这其中遇到了许多问题。在用t

23、anner绘制版图时由于对其结构不是特别熟悉导致出现问题。对CMOS集成电路设计基础课本上有关CMOS电路等一系列知识又进行了一次认真的复习。与此同时，通过大量地浏览课外文献，我在集成电路领域又发现了一片更为广阔的天空，眼界不再局限在课本教材。通过查阅各位老师的书籍，我自己有巨大的收获！在做集成电路设计过程中的困难之一是分不清楚集成器件的工艺层次结构。第一次使用L-edit软件设计版图设计的过程中，对于工艺部分的尺寸调节这个环节是个相当繁琐的工作。不过在后来的摸索中我熟悉使用了Bottom left corner and dimensions的调节规则，方便了我后来的版图设计与调节。 通过此次

24、与或非门CMOS电路课程设计，实验虽然来说相对比较简单，但实验设计过程是比较困难的。纸上得来终觉浅，绝知此事要躬行。不管结果如何，在实验的过程中至少能学到很多新东西，虽然这次实验我们顺利完成，但是要更深入的问题我们还是有没有涉及到的的，还有很多的知识要学习。总的来说这次课程设计还是很有意义的，对自己专业也有了更深的了解。同时，学会了电路版图的绘制及仿真。参考文献1孙肖子.CMOS集成电路设计基础.第二版,高等教育出版社,2008.2钟文耀,郑美珠.CMOS电路模拟与设计基于Hspice.全华科技图书股份有限公司印行,2006.3韩雁.专用集成电路设计基础.成都：电子科技大学出版社，20014王志功，沈永朝.集成电路设计基础.北京：电子工业出版社，20045侯建军.数字电子技术基础M. 高等教育出版社，2007，126薛忠杰.CMOS门电路延迟时间经验模型与估算J.中国集成电路，总第33期7孙东丰，纪玲.D触发器在开关信号中的应用J.中国高新技术企业，2008-12-158朱正涌.半导体集成电路M.北京:清华大学出版社,2001.1