运算器实验实验报告计算机组成原理.docx

1、运算器实验实验报告计算机组成原理运算器实验实验报告（计算机组成原理）西安财经学院 信息学院计算机组成原理实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验 一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。2、掌握简单运算器的数据传送通路组成原理。3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。4、按给定数据，完成实验指导书中的算术逻辑运算。二、实验内容 1 、实验原理 实验中所用的运算器数据通路如图 11 所示。其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。运算器的输出经过一个三态门 74L

2、S245(U33)到内部数据总线 BUSD0D7 插座 BUS12 中的任一个（跳线器 JA3 为高阻时为不接通），内部数据总线通过 LZD0LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线 BUS，实验时通过 8 芯排线连至外部数据总线 E_D0D7 插座E_J1E_J3 中的任一个；参与运算的数据来自于 8 位数据开并 KD0KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0E_D7，通过数据开关输入的数据由 LD0LD7 显示。图 1-1 中算术逻辑运算功能发生器 74LS1

3、81（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB、SWB以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中 ALUB、SWB为低电平有效，LDDR1、LDDR2 为高电平有效。另有信号 T4 为脉冲信号，在手动方式下进行实验时，只需将跳线器

4、J23 上T4 与手动脉冲发生开关的输出端 SD 相连，按动手动脉冲开关，即可获得实验所需的单脉冲。2 、实验接线 A.本实验用到 4 个主要模块：（1）低 8 位运算器模块；（74LS181 芯片 2 片74LS273 芯片 2 个，分别存放数据 A 和 B）（2）数据输入并显示模块；（KD0KD7）（3）数据总线显示模块；（LD0LD7）（4）功能开关模块（借用微地址输入模块，S0S3，M，CN）B.控制方式：手动控制方式； C.脉冲信号：T4，将跳线器 J23 上 T4 与手动脉冲发生开关的输出端 SD 相连，按动手动脉冲开关，即可获得实验所需的单脉冲信号。D.控制信号：由跳线拨决定，跳

5、线拨在上面为“1”，拨在下面为“0”，电平值由对应的显示灯显示。E.根据实验原理详细接线如下：（1）J20,J21,J22,接上短路片， （2）J24，J25，J26 接左边； （3）J27,J28 右边； （4）J23 置右边 T4 选“ SD” （5）JA5置“接通”； （6）JA6置“手动”； （7）JA3置“接通”； （8）JA1,JA2,JA4 置“高阻”； （9）JA8 置上面“微地址”； （10）E_J1 接 BUS3； 高有效信号 运算器运算方式：S0S3，M,CN；锁存器控制：LDDR1、LDDR2； 低有效信号 输入控制台：SWB 运算器输出?制：ALUB （11）开关 C

6、E 、AR置 1； 说明：LDDR1、LDDR2、ALUB、SWB四个信号电平由对应的开关 LDDR1、LDDR2、ALUB、SWB 给出， T4 由手动脉冲开关给出。AR 为算术运算时是否影响进位及判零标志控制位，低电平有效。F.实验原理图3 、实验预习 （1）用二进制数码开关 KD0;KD7 向 DR1 和 DR2 寄存器置数。ALU 输出三态门（ALUB置 1），目的是关闭输出三态门； SW 输入三态门（SWB 置 0），目的是开启输入三态门； 令 LDDR1=1，LDDR2=0，通过 KD0-KD7 开关输入数据 35H，按动手动脉冲发生按钮，将数据 35H 置入 DR1 寄存； 令

7、LDDR1=0 ，LDDR2=1，通过 KD0-KD7 开关输入数据 48H，按动输入控制台 （KD0KD7) ALU 181 ALU 181 DR1 273 DR2 273 A 低四位 B 高四位 B 低四位 A 高四位 三态门 245 LD0LD7 手动脉冲发生按钮，将数据 48H 置入 DR2 寄存。（2）检验 DR1 和 DR2 中存入的数据是否正确。具体方法：利用算术逻辑运算功能发生器 74LS181 的逻辑功能，即 M=1 。通过正确的逻辑运算，能够依次读出 DR1 和 DR2 的数据。实现过程为：关闭数据输入三态门 SWB 1，打开 ALU 输出三态门ALUB0，当置 S3、S2

8、、S1、S0、M 为11111时，总线指示灯显示DR1中的数，而置成01时，总线指示灯显示 DR2 中的数。4 、实验步骤 （1）连接线路，仔细查线无误后，接通电源。（2）用二进制数码开关 KD0KD7 向 DRl 和 DR2 寄存器置数。方法：关闭 ALU 输出三态门(ALUB=1)，开启输入三态门(SWB=0)，输入脉冲 T4 按手动脉冲发生按钮产生。设置数据开关具体操作步骤图示如下：说明：LDDRl、LDDR2、ALUB、SWB四个信号电平由对应的开关 LDDRl、 LDDR2、ALUB、SWB 给出，拨在上面为“1”，拨在下面为“0”，电平值由对应的显示灯显示，T4 由手动脉冲开关给出

9、。（3）检验 DRl 和 DR2 中存入的数据是否正确，利用算术逻辑运算功能发生器 74LSl 8l 的逻辑功能进行验算，即 M=1。具体操作如下：关闭数据输入三态门 SWB=1，打开 ALU 输出三态门 ALUB=0，当置 S3、S2、S1、S0、M 为 11111时，总线指示灯显示 DR1 中的数，而置成 01 时总线指示灯显示 DR2 中的数。（4）验证 74LSl81 的算术运算和逻辑运算功能（采用正逻辑）在给定 DRl35H、DR2=48H 的情况下，改变算术逻辑运算功能发生器的功数据开关置数 开输入三态门 数据存入寄存器 DR2 ALUB=1 SWB= 0 LDDR1=0 LDDR

10、2=1 T4=KD7KD0 01001000 LDDR1=1 LDDR2=0 T4=数据开关置数 开输入三态门 数据存入寄存器 DR1 ALUB=1 SWB= 0 KD7KD0 00101 能设置，观察运算器的输出，填入实验报告表中，并和理论分析进行比较、验证。（5）以本组同学的学号后两位作为两个输入数据完成第（4）部分要求。三、实验电路本实验中使用的运算器数据通路如图 1.1 所示。四、1 74LS181 功能表实验中用到的运算器 74LS181 功能表如表 1.1 所示。表 1.1运算器 74LS181 功能表（正逻辑）4 位ALU S3 S2 S1 S0 （算数运算） （逻辑运算） n=

11、1 无进位 n=0 有进位 0 000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 F=A F=A+B F=A+B F=减 1 F=A 加（A_B）F=（A+B）加（A_B）F=A 减 B 减 1 F=（A_B）减 1 F=A 加 A_B F=A 加 B F=（A+B）加 A_B F=A_B 减 1 F=A 加 A F=（A+B）加 A F=（A+B）加 A F=A 减 1 F=A 加 1 F=（A+B）加 1 F=（A+ B）加 1 F=0 F=A 加（A_B）加 1 F=(A+B)加(

12、A_B)加1 F=A 减 B F=（A_B）F=A 加 A_B 加 1 F=A 加 B 加 1 F=(A+ B)加A_B 加1 F=A_B F=A 加 A 加 1 F=(A+B)加 A 加 1 F=(A+ B)加 A 加 1 F=A F= A F=（A+B）F= A_B F=0 F= (A_B) F= B F=(A oplus; B) F=(A_B) F= A+B F= (A oplus; B) F=B F=A_B F=1 F=A+B F=A+B F=A 其中：表中“+”表示逻辑或，“oplus;”表示逻辑异或，“/”表示逻辑非，“AB”表示逻辑与。加法运算时，CY=1 表示运算结果有进位，C

13、Y=0 表示运算结果无进位； 减法运算时，CY=1 表示运算结果无借位，CY=0 表示运算结果有借位。五、实验数据图 1.1运算器数据通路 1、实验数据记录 加数 1DR1 加数 2 DR2 S3 S2S1 S0 M0（算术运算）M1 （逻辑运算）Cn=1 无进位 Cn=0 有进位3548 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F00101 F01111F11 F11111111

14、 F01010 F10010 F11100 F00100 F00101 F01111 F11 F11111111 F01010 F10010 F11011 F00100 F00110 F01111110 F11000 F00000000 F 01011 F10011 F11 F00101 F 00110 F01111110 F11000 F00000000 F01011 F10011 F11100 F00101 F11000 F10000010 F01001000 F00000000 F11111111 F11 F01111 F00101 F11000 F10000010 F01001000

15、F00000000 F11111111 F11 F01111100 F00101以学号为作为输入数据 加数 1DR1 加数 2 DR2 S3 S2S1 S0 M0（算术运算）M1 （逻辑运算）Cn=1 无进位 Cn=0 有进位4041 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F 01000000 F 01000001F 11111110 F 11111111 F 01000000

16、F 01000001 F 11111110 F 11111111 F 10000000 F 10000001 F 00111110 F 00111111 F 10000000 F 10000001 F 00111110 F 00111111 F 01000001 F 01000010 F 11111111 F 00000000 F 01000001 F 01000010 F 00000000 F 00000000 F 10000001 F 10000010 F 00111111 F 01000000 F 10000001 F 10000010 F 00111111 F 01000000 F 1

17、1111 F 11110 F 00000001 F 00000000 F 11111 F 11110 F 00000001 F 00000000 F 11111111 F 11111110 F 01000001 F 01000000 F 11111111 F 11111110 F 01000001 F 01000000六、 实验结果分析及总结通过这一次实验，我明白了算术逻辑运算器单元 ALU（74SL181）的实验工作原理，同时因为掌握了简单运算器的数据传送通路组成原理，也验证了算术逻辑运算功能发生器 74LS181 的组合功能，同时也理解了实验通路中各个模块的作用。虽然说这一次实验取得了成功

18、，但是我们在这一次的实验过程中也遇到了一些问题。比如我们在实验开始的时候忘记了实验箱中打开那些开关的先后顺序，导致实验数据开始没有输入进去，数据输入进去后，发现我们进行实验时指示灯不发生变化，后来老师解释了一下是第二次输入的数据把第一次输入的数据覆盖了，让我们重新开始实验。后来由于粗心，紧张导致实验过程中频繁的将电位置错，我们又只能重新开始实验，终于在第三次实验时实验成功。在今后的相关实验中我们会更加细心，避免再犯同类的错误。七、思考题1、在向 DR1 和 DR2 寄存器置数时 S3、S2、S1、S0、M、Cn 如何设置？ 2、DR1 置数完成后，如果不关闭控制端，LDDR1 会怎样？ 3、为

19、什么在读取 74LS181 的输出结果时要打开输出三态门的控制端ALUB ？答:1.在向 DR1、DR2 寄存器置数时，不用设置 S3、S2、S1、S0、Cn、M这些控制端的状态。因为 S3、S2、SI、S0 是运算选择控制端，由它们决定运算器执行哪一种运算;Cn 是算术运算的进位控制端，Cn=0 时表示有进位，运算时相当于在最低位上加进位 1, Cn=1 时表示无进位，逻辑运算与进位无关，M 是算术/逻辑运算选择，M=0 时执行算术运算，M=1 时执行逻辑运算。2.当 DR1 置数完成后，如果不关闭控制端，当再次输入数据时，数据会将之前已经存入 LDDR1 中的数据覆盖。3.因为 ALUB会控制运算器的运算输出结果送到数据总线 BUS 中。