1VGA.docx

1、1VGAVGA设备显示实验一实验原理：本实验中的VGA设备为通用电脑显示器。VGA接口如图1所示。图1 VGA接口标准VGA接口一共有15个接口。真正用到的就5个。HSYNC是行同步信号，VSYNC是场同步信号，同步信号是为了让VGA显示器接收部分知道送来的数据是对应哪一行那一列的哪一个像素点的。VGA_R, VGA_G, VGA_B是三原色信号，向三原色信号接口输入10位数字信号，可以实现多种颜色显示。在做本实验时，由于没有任何显示器驱动，所以显示器工作在默认状态，分辨率：640480，刷新率：60Hz，因此VGA时钟频率应约为25MHz。在此状态下，当VS 和HS 都为低电平时，VGA 显

2、示器显示亮的状态，其正向扫描过程约为26us。当一行扫描结束后，行同步信号HS 置高电平，持续约6us 后，变成低电平，在HS 为高电平期间，显示器产生消隐信号，这就是显示器回扫的过程。当扫描完一场后，也就是扫描完480 行以后，场同步信号VS 置高电平，产生场同步，此同步信号可以使扫描线回到显示器的第一行第一列位置。显示器显示的时序图如下图2所示：图2 VGA显示时序图上图中T1 为同步消隐信号，约为6us 脉宽，T2 为行显示过程，约为26us，T3 为场同步信号，宽度为两个行同步周期，T4 为显示时间，约为480行周期。二实验内容：本实验要完成的任务就是通过FPGA在显示器上显示一些条纹

3、或图案，要求显示器上能够显示横条纹、竖条纹、棋盘格子等图案,并在VGA显示器中间显示一个方框。同时用按键控制背图案转换及方框的运动。实验中系统时钟选择时钟模块的50MHz。实验的输出就直接输出到VGA 接口，通过显示器显示出来。三实验步骤：1.建立工程（1）首先，打开Quartus，点击File-New Project Wizard新建一个工程。（2）依次填入工程所在文件夹及顶层文件名（注意不要出现中文），单击next。（3）再单击next，选择实验器件，本实验中选用Cyclone II中的EP2C70F896C6。单击finish。（4）在File-new中选择Verilog HDL Fil

4、e。点击OK。（5）保存文件到工程文件夹下，此verilog文件需与工程名一致。（6）在Device窗口下点击Device and Pin Options。（7）在弹出的窗口中进行如下更改。2.VGA基本显示（1）如下图所示，在前面新建的verilog文件中写入程序。其中，下面的程序为用计数器产生行坐标及水平同步信号，同理，用计数器产生列坐标及垂直同步信号，这样就生成了一帧图像的控制信号。背景颜色部分描述如下所示，分别定义了三种背景。如果待显示颜色与纵坐标V_Cont有关，即根据纵坐标分区,则显示的图案为横条纹，同理与横坐标H_Cont有关，则显示的图案为竖条纹，若与两个坐标都有关，则显示的是

5、棋盘格子的图案。在保证颜色与坐标相关联的情况下，可修改相应的背景颜色。Draw_en信号为使能信号，定义了在小框所在的像素点。再根据Draw_en信号选择颜色输出。（2）在本实验中，屏幕分辨率为640480，所以时钟频率应为25MHz，应加入一个PLL。点击Tools-MegaWizard Plug-In Manager。（3）选择第一项。点击next。（4）选择I/O-ALTPLL,选择文件类型，填入PLL名。单击next。（5）将输入时钟改为50MHz，点击next。（6）做如下更改，点击next。（7）再点击next，选择c0时钟，将输出时钟改为25MHz。点击next。（8）编写程序，实现用按键iKEY及iSW控制小框位置移动及背景图案切换。（9）点击进行编译。成功后如图所示。如不成功，查看Type Message窗口进行错误更正。（10）点击进入Pin planner。（11）对照管脚分配表，进行管脚分配。分配结束后如图所示。（12）再次编译。（13）点击,弹出下载界面。（14）点击start进行下载。若下载失败，点击Hardware Setup进行设置。（15）选择USB，若无此项，检查设备管理器中驱动是否安装。（16）在下载页面可通过Delete和Add File删除和加入下载项。详细程序见“VGA设备显示实验”。