数电课程设计数字钟.docx

1、数电课程设计数字钟等级: 课 程 设 计课程名称数字电子技术课题名称多功能数字钟专 业自动化班 级1503学 号姓 名汤伟明指导老师程春红 2016 年 11 月 21 日电气信息学院课程设计任务书课题名称多功能数字钟姓 名汤伟明专业自动化班级1503学号02指导老师程春红课程设计时间2016年 11 月 21 日- 2016年 12 月 02 日1、任务及要求任务：1.设计一个具有“时”、“分”、“秒”的十进制数字显示钟。2具有校时、校分、校秒功能。3具有整点报时功能，整点前10秒发光二极管闪烁5次，周期为2秒。4设计振荡器。要求：1.设计思路清晰，给出整体设计框图，画出整机原理图；2.给出

2、具体设计思路，设计各单元电路、电路器件；3.总电路设计；4.进行实验仿真调试，验证设计结果；5.编写设计说明书；6.所有图纸和说明书用计算机打印二、进度安排第一周：周一：布置任务，查找资料；周二周三：设计系统方案，仿真；周四周日：领元器件，电路安装，或程序调试；第二周：周一周二：电路安装，调试，运行或程序调试，下载运行；周三：结果验收；周四：收元器件，整理实验室，撰写报告，答辩；周五：资料整理。三、参考资料1.康华光主编. 电子技术基础（数字部分），高等教育出 版社。2.阎 石主编. 电子技术基础（数字部分），清华大学出版社。3.任为民主编. 电子技术基础课程设计，中央广播电视大学出版社。4.

3、彭介华主编，电子技术课程设计指导，高等教育出版社。5.电子线路设计、实验、测试谢自美主编 华中理工出版1、课程设计的任务要求11.1、设计内容11.2、多功能数字钟设计要求12、设计方案12.1、总体设计方案13、单元电路（子模块，子程序）分析23.1、脉冲发生电路33.2、计时电路4分秒计时电路4时计时电路5时、分、秒计时功能的实现6译码器驱动电路及数码管显示电路7校时电路8整点报时电路94、系统仿真/测试114.1、整点报时电路仿真115、电路安装调试126、元件清单126.1、元件清单126.2、各芯片管脚图及功能表126.2.1、555定时器的内部结构126.2.2、同步十进制计数器7

4、4ls160功能表及引脚图。14附页：总电路图157、总 结16一、课程设计的任务要求：1.1、设计内容本项目利用中小规模集成芯片设计并制作多功能数字钟。以同步十进制计数器为核心，结合多谐振荡器、译码器、门电路及数码管共同组成可以实现准确计时、校时、报时的多功能数字钟。1.2、多功能数字钟设计要求1.2.1、准确计时，以数字形式显示时(0023)、分(0059)、秒(0059)的时间。1.2.2、具有校时功能。1.2.3、整点报时。二、设计方案：2.1、总体设计方案 整体电路可以分为脉冲发生电路、分频电路、计时电路、译码器驱动电路、数码管显示电路、校时电路、报时电路。整体方案原理框图如下：三、

5、单元电路分析：3.1、脉冲发生电路 本方案中脉冲发生电路采用由555定时器外接电阻电容构成的多谐振荡器来产生脉冲波。由此脉冲波充当时钟信号，信号周期的计算公式为T=(R1+2*R2)*C*LN2,所以产生秒脉冲的振荡电路的外接电阻电容参数可设为R1=R2=48K，C1=0.01uf，C=10uf。振荡电路图如下： 秒脉冲发生电路3.2、计时电路 计时电路分为六十进制的计数电路和二十四进制计数电路，分秒计时电路均为六十进制计数电路，时计时电路为二十四进制计数电路。分秒计时电路均由两片74ls160芯片接成六十进制计数器构成。分秒计时电路 分秒计时电路由两片同步十进制计数器构成，秒个位、分个位直接

6、利用十进制计数器，不做改变，但是预置数端LD，异步置零复位端RD，工作状态控制端EP、ET均接高电平，即始终处于计数状态。两片计数器的数据输入端D0D3均接低电平。秒十位、分十位由十进制计数器接成六进制计数器得到，用置数法得到六进制计数器，将74ls160的输出端Q0、Q2接二输入与非门，与非门输出端接预置数端LD，则当输出数据为0101时，预置数端为低，即当下一个时钟脉冲上升沿到达时，芯片开始置数，此时，由于置数端均为零，则数据输出端均变为零，即得到05六进制计数器，为了将两片计数器接成六十进制计数器，我们采用串行进位方式，将低位计数器的进位输出端CO接非门，再接高位计数器时钟信号输入端CL

7、K，从而构成六十进制计数器。电路图如下： 六十进制计数器 时计时电路 时计时电路为二十四进制计数器，同样用同步十进制计数器来接。这里，我们采用整体置数法将百进制计数器接成24进制计数器。高位片与低位片之间采用并行进位输入的方式来接成百进制计数器，即将低位片的进位输出端CO接高位片的状态控制端EP、ET.数据输入端同样全接低，复位端接高，低位片的状态控制端都接高。为了实现0023的计数功能，则将时个位的输出端Q0、Q1和时十位的输出端Q1接三输入与非门（74ls10），与非门的输出端接两片计数器的预置数端LD，从而实现整体指数的功能，当计数器从00计数到23时，计数器均工作在预置数状态，当下一个

8、时钟脉冲的上升沿到达时，两片计数器均被置零，从而实现小时的24进制计数功能。电路图如下： 二十四进制计数器时、分、秒计时功能的实现 为了实现时、分、秒的准确计时，则可将秒六十进制计时电路、分六十进制计时电路和时二十四进制计时电路进行级联。同串行进位方式相同，将秒十位的进位输出接非门，再接分个位的时钟输入端clk，分十位的进位输出接非门，再接小时的时钟输入端CLK。由于分十位和秒十位都为六进制计数器，则进位输出端可等同于计数器输出端Q2，当计数器由0101变为0000时可以得到进位脉冲。整体计时电路如下： 时钟时分秒计时电路译码器驱动电路及数码管显示电路 译码驱动电路将计数器输出的8421BCD

9、码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。这里，我们用74ls48七段显示译码器来驱动七段阴极数码管。 用74ls48驱动数码管时需保证其脉冲消隐输出端RBO，脉冲消隐输入端RBI及灯测试输入端LT均接高电平。而七段阴极数码管的7、6、4、2、1、9、10管脚分别对应数码管的ag段，即接译码器的13、12、11、10、15、14管脚。译码器的数据输入端D0D3分别对应计数器的数据输出端Q0Q3。电路图如下： 译码器驱动电路及数码管显示电路校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出

10、触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。本方案中采用快校的方法，即通过校时控制电路将2HZ的校时脉冲加到计数单元的输入端，因此，应截断分个位、时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。如图。 校时控制电路整点报时电路 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，一般为4低音1高音发出间断声响。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路控制报时信号。整点报时电路功

11、能表CP(秒)Q3Q2Q1Q0功能510001亮520010暗530011亮540100暗550101亮560110暗570111亮581000暗591001亮四、系统仿真：4.1、整点报时电路仿真五、电路安装调试： 整体电路分为计时模块，脉冲发生模块，校时模块，报时模块。调试时分模块在数字电路试验箱上进行调试，逐个检查各模块的功能及解决出现的问题。 计时模块调试时，为秒个位计时单元加秒脉冲，观察计数器是否按要求工作。 脉冲发生模块调试时将脉冲输出端接示波器，观察波形周期是否为所需周期。 校时电路调试时，须将校时控制部分与计时单元放在一起调试，加上2HZ校时脉冲，观察各校时开关闭合时，时钟是否正确校时。 报时电路的调试也与计时部分和校时部分一起调试，利用校时电路将计时器的输出设定为接近整点的时间，然后观察整点时，报时电路是否正常工作。问题：由于线路接触不良，导致校时电路模块异常，排除故障后电路正常工作。六、元件清单：6.1、元件清单74LS00D1074LS08D774LS20D474LS160D6七段共阴极数码