数字时钟实训报告.docx

1、数字时钟实训报告物理与机电工程学院课程设计报告 课程名称： 数字电子技术 课程题目：数字时钟的设计制作 系 部： 物理与机电工程学院 专业班级： 09电子信息工程1班 学生姓名： 丁孟飞 指导教师： 范宜标 、李建华 完成时间： 2011年10月15号 报告成绩： 目 录 一、 数字时钟的设计与制作?2 1.1 1.2 1.3 设计目的 ?2 设计要求 ?2 设计方案及论证 ?2 1.3.1 设计逻辑框图及原理方框图?2 1.3.2 “秒脉冲信号发生器”的设计、原理图?2 1.3.3 计数、译码/驱动及显示部分的设计 ?4 1.3.4 秒计数、译码/驱动及显示部分的设计 ?5 1.3.5 分计

2、数、译码/驱动及显示部分的设计?6 1.3.6 时计数、译码/驱动及显示部分的设计?6 1.3.7 分时校准电路的设计 ?6 1.4 焊接技术及安装工艺 ?8 1.5 调试步骤及故障排除 ?8 1.6 附图 ?9 1.6.1 1.6.2 1.6.3 1.6.4 一些芯片的引脚及功能 ?9 原理图 ?10 pcb版图 ?11 设计所需器材与工具 ?11 二、 设计小结 ?12 三、 设计参考资料 ?12 一、数字时钟的设计制作 1.1 设计目的 通过设计与实践，制作出具有准确显示时、分、秒的可调数字时钟。 1.2 设计要求 数字时钟的功能要求：准确计时，以数字形式显示时、分、秒的时间，要求有校准

3、时间电路。 1.3 设计方案及论证 1.3.1 设计逻辑图及原理方案框图 由上图的总体结构图可知，该设计大概可以分为：秒脉冲产生部分、计数部分、显示部分、校准部分。 1.3.2 “秒脉冲信号发生器”的设计、原理图 方案一: 分频秒脉冲发生器电路 方案二；晶体震荡秒信号产生电路 方案三: 555多谐振荡器 震荡器是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字时钟计时的准确程度，一般来说555产生的秒脉冲不太稳定，但是由于本实验中对秒脉冲稳定度要求不高，方案三采用555定时器简单易实现，成本更低且满足实验要求。其中要求电阻为100k，电容为4.7uf、0.01uf,vcc为+5v电源，

4、gnd接地。 1.3.3 计数、译码、驱动及显示部分的设计 方案一：74ls160、74ls247和共阳数码管sm4105组成的计数译码驱动显示电路 篇二：数字钟实验报告 数字钟实验报告 班级： 电气信息i类112班 实验时间： 实验地点： 指导老师： 目录 一、实验目的-3 二、实验任务及要求-3 三、实验设计内容-3 (一)、设计原理及思路-3 （二）、数字钟电路的设计 -4 (1)电路组成-4 (2)方案分析-10 (3)元器件清单-11 四、电路制版与焊接-11 五、电路调试-12 六、实验总结及心得体会-13 七、组员分工安排-19 一、实验目的： 1学习了解数码管，译码器，及一些中

5、规模器件的逻辑功能和使用方法。 2学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌 握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。 3了解pcb板的制作流程及提高自己的动手能力。 4学习使用protel软件进行电子电路的原理图设计、印制电路板设计。 5初步学习手工焊接的方法以及电路的调试等。使学生在学完了数字电路 课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统 地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法 锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。 二、实验任务及要求 1设计一个二十四小时制的数字

6、钟，时、分、秒分别由二十四进制、六十进制、 六十进制计数器来完成计时功能。 2能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。 3能够准确计时，以数字形式显示时、分，发光二极管显示秒。 4.根据经济原则选择元器件及参数； 5.小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。 三、实验设计内容 1、设计原理及思路 31数字钟的构成 数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时 电路等部分组成，这些都是数字电路中应用最广的基本电路 32原理分析 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉

7、冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。 图1 基本框图 从上图可知，数字钟由以上各部分电路组成。 振荡器产生的1hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间

8、。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计: 2、数字钟电路的设计 数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。 以下是本实验所设计的方案： 1、电路组成： （1）振荡电路 振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电路即可产生1hz的标准秒脉冲，用于电路的计时的脉冲 电路原理图如图11所示： 图11 555定时器的脉冲电路 在采用此方案之前，是用555定时器产生1khz的脉冲信号，然后再用三个160计数器依次分频得到1hz的计数脉冲，虽然用555加接电容和电阻会

9、因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画pcb图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。 （2）计数电路 计数电路分别有二十四进制和六十进制的计数器电路组成，对标准脉冲进行计数，用74ls160实现计数，时分电路图如图3、图4所示：篇三：数字时钟实习报告1 目 录 一 实验目的-1 二 实验任务及要求-1 三 实验设计- -1 1.设计原理及思路-1 2.单元电路设计-2 (1)振荡电路-2 (2)计数电路-4 (3)译码及显示电路- -7 (4)校时电路-9 (5)电

10、源适配器电路- -9 四 电路原理图、pcb图-10 五 元器件清单-12 六 电路制板及焊接-13 七 实物调试-14 八 实验自我评估及体会-15 九 小组成员分工安排-15 一 实验目的 1. 在了解数字钟的原理的前提下 ，运用刚刚学过的数电知识设计并 制作数字钟 ，而且通过数字钟的制作进一步了解各种在制作中用 到的中小规模集成电路的作用及其使用方法 。 2. 由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一 步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法， 从而实现理论与实践相结合，并学会使用protel软件画原理图和 制pcb版，增强实验设计能力和动手操作能力。 3.

11、 通过本次试验是同学们对电子线路知识的整合和电子线路设计能 力的训练 ， 并为后继课程的学习和毕业设计打下一定的基础。 二 实验任务及要求 1 实验任务 设计一种简易数字钟，该数字钟具有基本功能， 包括准确计时，以数字形式显示时、分，以二极管显示秒的时间和校时功能。 2 实验要求 （1）时的计时要求为24进制，分和秒的计时要求为60进制。 （2）准确计时，以数字形式显示时，分时间，用两个二极管显秒的时间。 （3）.校正时间。 三 实验设计 1 设计原理及思路 根据设计要求首先建立了一个简易数字钟电路系统的组成框图，框图如图1所示。 图1 数字钟系统框图 电路的工作原理 ： 振荡器产生的标准秒脉

12、冲信号作为数字钟的振源。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器 。计时出现误差时电路进行校时、校分、校秒。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计: 2 单元电路设计 (1) 振荡电路 数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。 方案一:石英晶振 因为想到要使产生的脉冲较稳定，我们首先想到了使用石英晶振电路，即采用37

13、267hz晶体震荡器，电路图如图2： 图2 石英晶振 工作原理：由晶体振荡器产生37268hz的1khz的脉冲经集成块cd4060分频后变为10hz脉冲，再经74ls160计数器分频得到了所需要的1hz稳定脉冲。 方案二：555定时器 振荡电路由555构成的自激多谐振荡器直接产生 1hz时钟脉冲频率。 图3 555定时器 注:电路中r2为一可调电阻，我们可以通过调节r2的阻值获得所需的1h的秒脉冲，而需要采用分频电路。 方案选择：刚开始的时候大家心都很高，希望设计更好，虽然使用石英晶振产生频率稳定，但是电路图很复杂，而且37268晶体振荡器中阻值要求10mhz以上，还需要分频电路。而555定时

14、器是我们刚学的，对它的用法也很熟悉，并且可以由555构成自激多谐振荡器通过调节电阻直接产生1hz的秒脉冲。经过小组讨论，最终选用555，舍弃了之前的晶振方案。 (2) 计数电路 数字钟的计数电路是用两个六十进制计数电路和一个二十四进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，?，59计数时，反馈门不起作用，只有当第60个秒脉冲到 篇四：数字电子时钟实验报告 华大计科学院 数字逻辑课程设计说明书 题目： 多功能数字钟 专业： 计算机科学

15、与技术 班级： 网络工程1班 姓名： 刘群 学号： 1125111023 完成日期： 2013-9 一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率?1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图 多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1hz

16、 的信号，可保证数字钟的走时准确及稳定。 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。 译码驱动电路 译码驱动电路将计数器输出的8421bcd 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 数码管 数码管通常有发光二极管（led）数码管和液晶（lcd）数码管。本设计提供的为led数码管。 2.数字钟的工作原理 多谐振荡器电路 555 定时器与电阻r1、r2，电容c1、c2 构成一个多谐

17、振荡器，利用电容的充放电来调节输出v0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1hz。 时间计数单元 六片74ls90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位led 七段显示起上显示 对应的数值。 校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正

18、常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本rs 触发器的校时电路。 三、元器件 1.实验中所需的器材 单刀双掷开关4 个. 5v 电源. 共阴七段数码管 6 个. 74ls90d 集成块 6 块. 74hc00d 6个 lm555cm 1个 电阻 6个 10uf 电容 2个 2.芯片内部结构及引脚图 图2 lm555集成块 图3 74ls90d集成块 五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利篇五：数字电子钟设计实训报告 数字电子钟的设计 【摘要】 本系统由晶体振荡器、分频器、计数器、译码器、七段译码显示器和校准、报时电路 组成

19、，采用了cmos或ttl系列(双列直插式)中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元电路设计，总体安装、制作及调试。数字钟是一种计时装置，不仅能替代指针式钟表，还可以运用到定时控制、自动计时及时间程序控制等方面，应用广泛。 【关键词】 石英晶振、分频器、计数器、译码器、七段译码显示器、校准、整点报时。 第一章 数字电子钟总体方案 1.1 数字电子钟总体方案的确定 数字电子钟组成一般由振荡器、分频器、计数器、译码器及显示器等几部分组成。石英振荡器产生的时标信号送到分频器，分频电路将时标信号分成秒脉冲

20、，秒脉冲送入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数器电路实现，“分“的显示电路与“秒”相同。“时”的显示由两极计数器和译码器组成的二十四进制计数器电路实现。 秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，

21、可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态0进行七段显示译码器译码，通过六位七段译码显示器显示出来。整点报时电路根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”显示数字进行校对调整的。 数字电子钟总体方案框图 图1.1.1 数字电子钟组成框图 1.2 数字电子钟电路组成 数字电子钟组成一般由振荡器、分频器、计数器、译码器及七段译码显示器等几部分组成（如图1.2.1所示）。石英振荡器产生的时标信号送到分频器，分频电路将时标信号分成秒脉冲，秒脉冲送入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显

22、示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数器电路实现，“分”的显示电路与“秒”相同。 1.3 数字电子钟电路的工作原理 数字电子钟一般由振荡器、分频器、计数器、译码器及显示器等几部分组成（如图2.2.1 所示）。石英振荡器产生的时标信号送到分频器，分频电路将时标信号分成秒脉冲，秒脉冲送入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数器电路实现，“分”的显示电路与“秒”相同。“时”的显示由两级计数器和译码器组成的二十四进制计数器电路来实现。 第二章 数字电路单元设计 2.1 分频电路 由于我们直接使用的实验台上的脉