西交15年《数字逻辑电路》考查课试题一最新.docx

1、西交15年数字逻辑电路考查课试题一最新西安交通大学15年7月数字逻辑电路考查课试题一、判断题（判断结果为真（T）或为假（F）1（）逻辑函数的真值表是惟一的，但表达式不一定是惟一的。2（）在基数乘除法中，整数部分的转换采用“除基取余”法，小数部分的转换采用“乘基取整”法。3（）2421码是一种用二进制数表示十进制数的代码，且为有权码。4（）格雷码是一种可以发现一位单错的可靠性编码。5（）在带符号数的代码表示中，符号位是用“0”或“1”表示的。6（）超前进位加法器比行波加法器要简单。7（）逻辑约定是说明逻辑电路中信号的物理量（即逻辑电平）与逻辑状态表示之间的关系。8（）一个触发器必须有两个稳定状态

2、，可以表示两位二进制码。9（）简单PLD是由与阵列和或阵列构成的。10（）数字系统由控制单元和信息处理单元组成。11（）根据Gray码的特点，其相邻码的特点是在n位二进制Gray码中只能有一位不同。12（）任意两个最小项之和为1。13（） R-S锁存器是带有约束条件的双稳态元件。14（）函数F的标准或与式是将其最小项用逻辑或运算组成的表达式。15（）二进制正数的原码、反码和补码的三种表示都是相同的。16（）最大等效类要经过覆盖性和闭合性的讨论后才能确定。17（）在一个数字系统中，控制单元发出控制操作序列，信息处理单元按照这个的控制序列执行相应的操作。18（）由n个触发器构成的计数器，其计数模值

3、的范围是m(2m2n)。19（）同步与异步时序电路的根本区别在于其电路中各触发器的控制端的输入信号设置不同。20（）比较器74LS86采用超前比较电路，旨在提高电路速度。二、填空题1在数制转换中，二进制数1100010001对应的十进制数是_，对应的十六进制数是_，十进制数2010.621 对应的二进制数是_。2若x = +120，y = +72，则用8位二进制数代码表示： xy反 =_ +_=_；y-x补 =_ + _= _。32421码110011100100对应的十进制数是_，对应的余3码是_，对应的BCD码是_。4若收到的海明码是1101110，则校验和S3 S2 S1是_，应所传送的

4、信息位B4 B3 B2 B1是_。BAB=AB+AB+_B与AB的互补性：A5若逻辑变量A与B互补，则满足 A+B = _，A B = _。根据这个结论证明AB +AB=( AB+AB)(_) =_。=_，A6有逻辑函数F = (AB+ABD)(B+CD)，则属于使函数F为1的最小项是 。7一般无关项在卡诺图上用“d”标注出来，它们可以参与到函数F的 ，当它们被圈入到F的卡诺圈时，取值为 ，而当它们没有被圈入到F的卡诺圈时，取值为 。8等效状态具备_， 如果满足( A, B )、( A, C )，则有_；而相容状态_，如果要( X, Y, Z )成立，则必须满足_。三、单选题1一个最大4位的十

5、进制数转换成二进制数，至少需要 _ 位。A12 B10 C9 D72当x= 10000时，则有_ _ 。Ax 原 = 100000 Bx 反 = 100001 Cx 补 = 101111 Dx 补 = 1100003奇偶校验码满足_ _ 。A能纠错的要求 B发现单错的能力C对码的位序有特定要求 D传输正确的代码的校验和必为零4在n变量的逻辑函数F中，有_ _ 。A若mi为1，则Mi也为1 B若F所有mi为0，则F为1C若F所有Mi为1，则F为1 DF的任一最小项标记为mni( i = 12n )5输入无反变量函数F的化简，讨论的是_ _ 。A函数F的标准与或式 B用禁止逻辑法寻找F的共享禁止项

6、C函数F中不能出现非运算 D在F的卡诺图上所有的质蕴涵6符合六变量m5的相邻最小项，有下列 说法成立。A共有 5 个相邻最小项 Bm0、m4、m7、m13是它的相邻项C共有6 个相邻最小项 Dm4、m21、m13、m38是它的相邻项7在状态化简中，判断状态等效与状态相容时不同点是_。A传递性 B次态应满足的条件 C隐含表的作用 D最大等效类与最大相容类的的确定8使触发器呈计数状态的控制函数是 。AJ = K = 1 BD = Q C/S = Q，/R = Q DT = 09在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有 。A强制位电平在Sa时有效 B强制位电平在S0时有效C预置位

7、电平在Sa时有效 D预置位电平在Sa+1时有效10、4LS169为一个同步四位二进制可逆计数器，有下列 说法成立。A置输入信号UP/DN = 0，则为加1计数；B置输入信号UP/DN = 0，则为减1计数；CRco仅为进位信号；D计数器不能用跳跃的方法实现任意模数的计数。四、讨论函数。1写出函数F的反函数。F = AB +（A + C）（ C + DE）2写出函数G的最小项表达式。G =AC + BC + B（AC +AC）3化简函数P为最简与或式。P ( A, B, C, D ) = m( 0,5,8,13,14,15 ) + d( 2,9,10,12 )4写出当输入无反变量时函数Q的与非与

8、非表达式。Q ( A, B, C, D ) = m( 0,1,6,10,11,14 ) + d( 4,8,12,15 )5若函数F = A ( B + C ) ( A + B + C ) ( A B C) ，则写出函数F的最简与或式和最简或与式。6在时序电路的设计中，挂起问题是由于什么原因引起的？为了使电路具有“自恢复”功能，即能使电路在有限个节拍中进入到什么状态，就解挂？设计解挂的关键步骤是什么？7为什么用4位二进制加法器74LS283实现两个1位BCD码加法运算时，结果（也是BCD码）需要做修正？修正的具体过程是什么？8试说明脉冲异步时序电路输入信号x不允许出现的情况是什么？9若F1=m3

9、(3,5,7)，F2=m3(1,3,5,6)，F3=m3(1,3,5,6,7) ，则： 写出如下函数的标准与或式：F4=F1+F2，F5=F1F2，F6=F1的反函数 判断以上F1F3中，哪两个函数互为对偶函数。五、分析如下图所示逻辑电路，先写出输出函数F的表达式，并画出F的卡诺图，最后用多路选择器74LS151实现函数F。六、已知电路输入为余3码Y3Y0，要求：当输入小于5时，输出为输入数加0010，否则输出为输入数加0110。试用4位二进制加法器74LS283及若干逻辑门实现该电路。七、采用74LS163设计实现一个模11的计数器，计数值位00101100。八、分析如图所示的码制转换电路的

10、逻辑功能。九、试分析如图所示电路，写出激励方程、状态表和状态图，并描述该电路的逻辑功能。十、用3个D触发器分别构成一个3三位二进制串行加1计数器以及一个3三位二进制同步加1计数器。（请直接在下面的器件图上画出）十一、已知函数F = A + B + C + D + ( ABCD)，试设计实现函数F的电路（请采用多路选择器74LS151）。十二、试化简如图所示完全确定的原始状态表。十三、试用4位二进制加法器74LS283和若干逻辑门设计将两个一位余3码相加的加法电路（结果也是余3码表示）。 十四、试分析如图所示电路的功能，画出波形图。十五、某电路的状态图如下所示，试分析这个状态图是不是最简状态图，

11、为什么？并给出最简状态表。答案一、1T2T3T4T5T6F7T8F9T10T11T 12F 13T 14F 15T 16F17T18T19F20T二、1785，311，11111011010.1001 2 01111000，10110111，00110000；10010000，10001000，110100003684，100110110111，110100001004 100，110151，0，/A/B+AB，1，/A/B+AB ，06m(3,4,5,6,7,11) 7最小覆盖，1，0 8传递性，(BC)，不具有传递性，(XY)(XZ)(YZ)三、单选题1 A 2D 3B 4C 5B 6 C

12、 7A 8A 9C 10B四、讨论函数1F=(/A+/B)(A/C+/C(/D+E)2G= m( 1,5,7)3P=/B/D+AB+B/CD4Q=/A/C/(BD)AC/(BD)BC/(BD)5F=A+/(/BC)=(A+C)(A+/B)6多余状态，多余状态的次态为有效状态，参考教材P191例3的解挂讨论7因为74LS283是模16加法器，而两个1位BCD码加法运算是模10 加法，所以运算结果要修正，修正的算法参考教材P163例1的校正表（P164）和电路(P165)。 8输入信号x不允许在两根或两根以上输入线上同时有输入信号和前一个输入引起状态变化未稳定前下一个输入达到的情况。9. F4=m

13、(1,3,5,6,7)，F5=m(3,5)，F6=m(0,1,2,4,6) F1与F3互为对偶函数五：F = A/B+/BC+D六、Y3=0 当5Y3=1 当5七、八、Y3 = A，Y2 = /AB + /AC + /AD + BCD，Y1 = /A/C/D + A/CD + /ACD + AC/D，Y0 = /D输入为2421码ABCD，输出为余3码Y3Y2Y1Y0的码制转换电路。九、D2= y1 ,D1= y0 ,D0= y2y0 ；y2n+1= y1 ,y1 n+1= y0 ,y0 n+1= y2y0模7计数， 001011111110101010100001；有挂起，000000；解挂：000001, My=/y2/y1/y0, D0= y2y0+My= y2y0+/y2/y1/y0十、十一、十二、（AC）A，（BD）B，（EF）C十三、修正算法 有进位+3 (+0011)，无进位-3 (+1100)十四、计数规律为 00000001001000110100置数/CLR为0000输出Z = CLR（Q2+Q0）十五、等效对(A,D)A,BB,CCxy 0 1ABC A / 0C / 0A / 0 B / 0A / 0C / 1yn+1/z