电磁干扰与电磁兼容课程论文1.docx

1、电磁干扰与电磁兼容课程论文1 电磁干扰与电磁兼容课程论文 论文题目:CB电磁兼容性技术 专 业： 班 级: 学 号： 姓 名: 年 月一：电磁兼容性技术概述 - 2.PC中存在的电磁干扰分类:- 1 -三:印制电路板电磁兼容设计原则 2 -3.印制电路板的层数、尺寸选择原则 -2 -32器件布局原则- 2 -四：信号线设计原则- 3 -五：P 电磁兼容性设计中的相关注意事项- 六：结束语-4-PCB电磁兼容性技术 摘要印制电路板(）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，元器件的密度越来越高，各种电子产品经常在一起工作,它们之间的干扰越来

2、越严重，所以电磁兼容问题成为一个电子系统能否正常工作的关键。同样,随着C的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。PB设计的好坏对抗干扰能力影响很大。因此,在进行PCB 设计时.必须遵守PCB 设计的一般原则,并应符合抗干扰设计的要求。其设计质量不仅直接影响电子产品的可靠性,还关系到产品的稳定性,甚至成为设计成败的关键。在电子产品设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求, 避免在设计完成后再去进行抗干扰的补救措施。要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的P布线在电磁兼容性中也是一个非常重要的因素。关键词 PC 电磁兼容性 电

3、磁干扰一:电磁兼容性技术概述电磁兼容性是指电气和电子系统、设备和装置,在设定的电磁环境及规定的安全界限内以设计的等级或性能运行，而不会由于电磁干扰引起损坏或不可接受的性能恶化的能力, 同时也不对其他设备产生影响工作的干扰。电磁兼容性设计实际上就是针对电子产品中产生的电磁干扰进行优化设计,使之成为符合各国或地区电磁兼容性标准的产品。PCB 的电磁兼容性设计也是解决电磁兼容性问题的一个重要措施。他可以使B板上的各部分电路相互间无干扰,都能正常工作； 可以使P 对外的传导发射和辐射发射尽可能降低, 达到要求标准; 可以使外部传导干扰和辐射干扰对印制板上的电路基本无影响。二:PC设计中的电磁兼容问题2

4、. PB形成干扰的基本要素： (1)干扰源,指产生干扰的元件、设备或信号,用数学语言描述如下：du/dt，it 大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。(2)传播路径,指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。(3)敏感器件,指容易被干扰的对象。如:A/D、D/A 变换器,单片机,数字，弱信号放大器等。 因此,抗干扰设计的基本原则是：抑制干扰源,切断干扰传播路径，提高敏感器件的抗干扰性能。2.2CB中存在的电磁干扰分类：传导干扰、串音干扰以及辐射干扰。产生干扰的根源是电路中电压或电流的变化。()传导干扰传导

5、干扰主要通过导线耦合及共模阻抗耦合来影响其它电路。例如噪音通过电源电路进入某一系统,所有使用该电源的电路会受到它的影响。噪音通过共模阻抗耦合的,电路与电路共同使用一根导线获取电源电压和接地回路,如果其中一个电路的电压突然需要升高,那么另一电路必将因为共用电源以及两回路之间的阻抗而降低。(2)串音干扰串音干扰是一个信号线路干扰另外一邻近的信号路径。它通常发生在邻近的电路和导体上，用电路和导体的互容和互感来表征。由于串音可以由电场通过互容，磁场通过互感引起，所以考虑PB,带状线上的串音问题时,最主要的问题是确定电场（互容)、磁场(互感）耦合哪个是主要的。（3)辐射干扰辐射干扰是由于空间电磁波的辐射

6、而引入的干扰。PCB中的辐射干扰主要是电缆和内部走线间的共模电流辐射干扰。当电磁波照射到传输线上时,将出现场到线的耦合问题,沿线引起的分布小电压源可分解为共模(C)和差模（DM)分量。共模电流指两导线上振幅相差很小而相位相同的电流,差模电流则是两导线上振幅相等而相位相反的电流。三：印制电路板电磁兼容设计原则3.1印制电路板的层数、尺寸选择原则单面板和双面板一般适用于低、中密度的电路,多层板适用于高密度布线、高速电路、数模混和电路。印制电路板的尺寸选择应根据原理图和所使用器件尺寸、相互间影响决定。最好选择适中的尺寸。尺寸太长，导电线路就长，阻抗增加,抗噪声能力下降。而尺寸太小,器件密集,不利于散

7、热,而且连线密集，容易产生干扰。3.器件布局原则根据电路原理的功能单元，对电路的全部元器件进行放置。（1）对元器件分区。可以按不同的电源电压分区,或按数字电路和模拟电路分区,或按高速和低速电路分区。让同种电源、同速度、同频率的器件放置在一起，减小了不同组器件混放产生的相互间干扰。在印制板上,不同组的器件区间有一定的分割。如高压与低压区间以变压器为分割，保持3m5m的爬电距离。模拟电路与数字电路往往分别采用两种电源与地面，应分别与电源连接器的地线相连,在分割线上采用磁珠或电感跨接。（2）相应地,元件的位置分区决定了连接器的分布，引出管脚安排要与元件分割一致,尽量减少不同信号环路、电源环路的重叠和

8、干扰。（3)所有的连接器最好放在电路板的一侧,避免从两侧引出。因为存在共模辐射的情况下，电缆相当于一个很好的共模发射天线，电缆在两侧比在同一侧辐射要大得多。3.3地线与电源线的设计原则地线设计是印制电路板中不可忽视的问题,往往也是难度最大的一项设计。“地线”可以定义为信号流回源的低阻抗路径，在理论上应是零电阻的实体,各接地点之间没有电位差。实际上,地线有阻抗、有干扰，电流通过时，必然会产生电压降,地环路干扰电压在信号上产生干扰电流，叠加在有用信号上。（1)地线设计时应考虑分成不同的系统地、机壳地、数字地、模拟地等。分地目的在于防止共地线阻抗耦合干扰。但并不是完全地隔离，没有任何电气连接。各地线

9、在适当的位置,还是要有单点的电气连接，保持地面的连续性。（2）靠近接口部分的印制板地面要分割出来,作为专用的EMC地，也称机壳地。MC地上必须没有数字信号回流，与机壳良好搭接，搭接阻抗尽可能地小。可采取多点搭接方式，保证EM地与机壳相同电位。实际应用上,一般将I/插座固定焊盘、板固定孔与E地信号走线连接，安装时通过固定螺钉将机壳与PB板良好连接。EMC地与数字地保持单点连接。连接器处的每条IO 线都要分别并联去耦电容到EC地，如表面安装式电容,使去耦电路的电感越小越好。外部干扰如果通过接口侵入,则在EMC地区域就被去耦电容旁路到了机壳上，从而保护了内部电路正常安全工作。()双面板的数字地通常采

10、用梳状结构和网状结构。（4)电源线与地线要结合一起考虑。为减少供电用导线对的特性阻抗，电源线与地线应尽可能粗，并且相互靠近,使供电环路面积减小到最低程度。电源线与地线在板两侧重叠走线,形成一对导线对，效果比电源线与地线在同侧平行走线好。同一芯片的电源与地管脚,应连接到同一导线对。(5)高频去耦电容与大容量钽电容的使用。数字电路中,当逻辑门状态变化时,会在电源上产生一个很大地尖峰电流,形成瞬间的噪声电压。这种情况普遍采用去耦电容，它为芯片提供了所需的电流，并且将电流变化局限在较小的范围内，减小了辐射。（6）同样,为提高抗干扰能力,在主芯片组、高速芯片、时钟芯片、晶阵、功耗元件下我们总是尽可能地在

11、器件下方两面都铺上地,并布满通孔。(7）悬空的金属应该接地。悬空的金属，特别是大面积的金属分布电容大，容易产生电场耦合。金属构件间如果有电位差,就可能产生共模辐射,所以必须把它们良好接地。如散热片、屏蔽罩、金属支架、印制板上孤立的铜箔等都应该就近接地。（8)选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的, 因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因此短而精的导线对抑制干扰是有利的。时钟引线行驱动器或总线驱动器的信号线常常载有大的瞬变电流, 印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时,

12、即可完全满足要求；对于集成电路, 印制导线宽度可在02-0mm之间选择。四:信号线设计原则(1)在设计布线时，应尽量避免长距离的平行走线： .尽可能拉开线间的距离,减少导线之间的串扰。 c信号线与电源及地线尽量不交叉。 d.印制板的线条宽度要均匀、分布密度尽量均匀。 e导线的拐角不允许为直角。(2）对不同频率、不同电流大小、不同模块的信号线应注意隔离。在最初的布局上，元件就要考虑分组放置。信号线走线也应分隔开,不要平行。分布在不同层上的信号线走向应相互垂直,以减少线间电场和磁场耦合干扰。(3）通常高速信号线特别是时钟信号的引线最易产生电磁辐射干扰。设计时走线应尽量靠近地线回路，必要时可在两侧各

13、加一根地线，并与地平面良好连接。不要与其他信号线平行走线,走线尽可能的短。尽量少打过孔,减少导线的不连续性。（4）信号线的布置要根据信号的流向顺序安排。对于数模混合电路,不仅在布局上要分成独立的模拟部分和数字部分，而且走线也要注意分隔。（)尽量减少信号环路的面积。对多层板,由于专门有两层作为电源和地,能够为所有地信号线提供最小地环路面积,所以多层板的抗干扰效果最好。时钟和关键信号最好放置在邻近地层,完整的地平面能提供最短的回流路径。（6）时钟等高频信号避免跨越地分割。信号线跨越地分割，使得信号电流无法以最小环路面积回到源头，以差模的形式对外辐射电磁能量，且由于信号电流的回流阻抗变得很大,在电路

14、板地平面上的噪声电流变大，对地形成很大电压差,从而导致对外共模辐射也很强。五：CB 电磁兼容性设计中的相关注意事项(1) 用地线将时钟区圈起来，时钟线尽量短。(2） 尽量为继电器等提供某种形式的阻尼。(3）使用满足系统要求的最低频率时钟。(4)时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。(5)I/驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波，同时用串终端电阻的办法,减小信号反射。()闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地,负输入端接输出端。(7) 印制板尽量使用45 折线而不用 折线布线以减小高频信

15、号对外的发射与耦合。() 时钟、总线、片选信号要远离I/O 线和接插件。(9） 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。对A 类器件， 数字部分与模拟部分宁可统一下也不要交叉。(0)石英晶体下面以及对噪声敏感的器件下面不要走线。六:结束语电磁干扰已成为线路设计所面临的主要问题之一,PCB设计中的抗干扰是一项实践性非常强的技术工作。元件间的合理布局、增大布线间距、短线连接、减少布线过程中的过孔设置、降低连线的特性阻抗、避免多频率交调影响等式减少电磁干扰的有效方法。良好的PCB设计可以大大提高系统的抗干扰能力，从而提高系统可靠性。抗干扰技术的CB 板设计所涉及的原则不仅限于

16、以上所提，实际中必须从电路系统设计、电磁兼容性设计等多角度综合考虑,使电子设备达到设计性能的最优化。参考文献：王文杰,吴进C 的电磁兼容性设计J长沙航空职业技术学院学 报,23,3.2李本忍,宁玉杰.工业控制系统抗电磁干扰技术研究J.小型微型计算机系统，19,23肖麟芬.印制电路板的抗干扰设计J.电子工程师.25,.4张文成. 印制电路板设计的电磁兼容性分析J.电子工艺技术, 209， 4. 5朱轲, 郑建飞. PCB的电磁兼容与设计J. 电子质量, 2005, 9.6岳春华，尹征琦. 高速PB电磁兼容的研究J. 电子质量, 07, 安涛，郑继刚.高速PCB电磁兼容性设计J. 舰船电子对抗, 2007, 2 8易利, 蔺安坤 高速电路板的电磁兼容性分析J.印制电路信息,009, 7.