数字电路温习题型填空.docx

1、数字电路温习题型填空数字电路填空题练习与温习题填空题11、数字逻辑电路中，逻辑函数的经常使用表示方式有 、 、 、 、 。二、一个四输入与非门，其输出 为0的输入变量取值组合有 种。3、集电极开路门的英文缩写为 门，工作时必需外加 和 。4、关于共阳接法的发光二极管数码显示器，应采纳 电平驱动的七段显示译码器。五、寄放器依照功能不同可分为两类： 寄放器和 寄放器。六、CPLD指的是 。7、一个理想三极管开关元件, 在接通状态时,接通电阻（ 即ce之间的电阻）为 ，在断开状态下,其电阻（ 即ce之间的电阻）为 ，断开与接通之间的转换时刻为 。填空题1参考答案一、 逻辑函数表达式；真值表；逻辑图；

2、卡诺图；波形图。2、1。3、OC； 电源 ；上拉电阻。4、低电平。五、移位； 数码。六、复杂可编程逻辑器件。7、0，；0。填空题2一、（.1011）2= （ ）8=（ ）16。二、逻辑代数中与一般代数相似的定律有 、 、 。摩根定律又称为 。3、数字逻辑电路中的大体逻辑运算别离是 、 、 。4、半导体数码显示器的内部接法有两种形式：共 接法和共 接法。五、数字电路依照是不是有经历功能通常可分为两类： 、 。 六、在电路结构上，复杂可编程逻辑门阵列CPLD是基于 ，现场可编程逻辑器件又是基于 ， 具有重配置技术而无ISP概念。填空题2参考答案一、； 。 二、互换律 ； 分派律 ； 结合律 ； 反

3、演定律 。3、与；或；非。4、 阴 ； 阳。五、组合逻辑电路； 时序逻辑电路。六、乘积项；查找表； FPGA。填空题3一、分析数字电路的要紧工具是 。数字电路又称作 。二、逻辑代数的三个重要规那么是 、 、 。3、OC门称为 门，多个OC门输出端并联到一路可实现 功能。4、PROM指的是 ，FPGA指的是 ，CPLD指的是 。五、数字电路中时序逻辑电路部份依照其触发器是不是有统一的时钟操纵分为 时序电路和 时序电路。六、（75）D（ ）B=( )O=( )H=( )8421BCD填空题3参考答案一、 逻辑代数；逻辑电路。 二、代入规那么 ； 对偶规那么 ； 反演规那么 。3、集电极开路门； 线

4、与4、可编程只读存储器 ； 现场可编程逻辑门阵列 ；复杂可编程逻辑器件。 五、同步； 异步。六、1001011；113；4B；01110101。填空题4一、在数字电路中，经常使用的计数制除十进制外，还有 、 、 。二、逻辑代数又称为 代数。最大体的逻辑关系有 、 、 三种。3、国产TTL电路相当于国际SN54/74LS系列，其中LS表示 。4、函数，当变量的取值为 或 或 时，可能显现冒险现象。五、 数字逻辑电路按逻辑功能来分，一样分为 电路和 电路。六、寄放器按寄放方式能够分为 寄放器和 寄放器。7、一个寻址容量为16K8的RAM需要 根地址线， 根数据线。假设要扩展成32K16的RAM，需

5、要16K8的RAM 块。填空题4参考答案一、二进制；八进制；十六进制。二、布尔；与； 或；非；。3、低功耗肖特基。4、B=C=1； A=1，C=0； A=0，B=0。五、组合逻辑；时序逻辑六、数码；移位4、14；8；4填空题5一、经常使用的BCD码有 、 、 、 等。 二、逻辑函数F=+B+D的反函数= 。3、触发器具有两种可能的状态：即 态和 态。当触发脉冲事后，触发器状态仍维持不变，这确实是 能力。 4、组合逻辑电路的特点是 。五、时序逻辑电路按触发脉冲时刻来分，能够分为 时序逻辑电路和 时序逻辑电路。六、中规模集成计数器组成任意进制计数器的方式常有 和 。7、三态门常经常使用来做 、 、

6、 。填空题5参考答案一、8421BCD码；2421BCD码；5421BCD码；余三码；格雷码。（填出1种得1分，共4分）二、A（C+）。3、0； 1 ； 经历。4、是电路任意时刻的稳态输出仅取决于该时刻的输入信号，而与电路原先的状态无关。五、同步；异步。六、反馈清零法；反馈置数法。7、多路开关；数据的双向传输；组成数据总线。选择题5参考答案一、D 二、C 3、C 4、C 五、D 六、A 7、A 八、C 九、B 10、B填空题6一、数字信号的特点是在 上和 上都是离散的信号，其高电平和低电平经常使用 和 来表示。二、逻辑函数F=+A+B+C+D= 。3、TTL逻辑门电路输入大电阻（），相当于接入

7、 ，悬空就相当于接 （填高电平或低电平）。 现在用万用表测得可能值应为 V。4、触发器是一种具有 功能而且在触发脉冲作用下会翻转状态的电路。触发器具有两种可能的状态：即 态和 态。五、逻辑代数中经常使用的复合逻辑运算有 、 、 、 、 。六、CPLD指的是 ；FPGA指的是 。上述两个器件结构中 器件是基于查找表的， 器件在掉电后数据可不能丢失。7、一个四输入与非门，其输出 为0的输入变量取值组合有 种。填空题6参考答案一、时刻、幅值、1、0二、13、高电平；高电平；4、维持；1，0五、 与非； 或非 ； 与或非 ； 同或 ； 异或六、复杂可编程逻辑器件；现场可编程逻辑门阵列；FPGA；CPL

8、D。7、1填空题7一、( 8 =（ ）2 =( )10=( )16=( )8421BCD二、逻辑函数F=A（B+C）1的对偶函数是 。3、一个与非门组成的大体RS触发器在正常工作时，那么它不许诺输入= 且= 的信号。4、D触发器的特性方程是_ _，若是要用J-K触发器来实现D触发器的功能，那么J=_ _；K=_ _。 五、触发器有 个稳态，它可记录 位二进制码。假设存储一个字节的二进制信息，需要 个触发器。 六、在PLD器件中， 为一次编程器件； 为电编程、紫外线擦除器件； 是电编程、电擦写器件。填空题7参考答案一、 ； ； ；(0010 。二、A+BC+0。3、0； 0。4、；D；五、2；1

9、；8。六、PROM；EPROM；E2PROM。填空题8一、 )10=（ ）2=( )8=( )16二、在数字电路中，三极管一样工作在 区和 区，这称之为 状态。3、一个大体RS触发器在正常工作时，不许诺输入R=S=1的信号，因此它的约束条件是 。4、一个完整的数字系统至少应包括 和 两个部份。五、寻址16K 8位容量的RAM需要 根地址线，可访问 个地址单元。假设用十六进制数书写它们，应从 到 。六、数字电路按逻辑功能来分包括 和 两大部份。7、假设最简状态表中的状态数有10个，那么所需的状态变量数至少应为 个。填空题8参考答案一、； ； 。二、截止；饱和 ； 开关 。3、RS=0；4、数据处

10、置器；操纵器。五、14；214；0000H；3FFFH。六、组合逻辑电路；时序逻辑电路。7、4。填空题9一、( 16=（ ）2=( )8=( )10= ( )8421BCD二、逻辑函数经常使用的表示方式有： 、 、 、 、 。3、触发器有两个互补的输出端Q、，概念触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。4、RAM指的是 ，在正常工作时状态信息 。五、半导体二极管在数字电路顶用做开关元件，主若是因为运用了它 的重要特性。六、TTL 与非门带负载后, 负载电流的流向有两种情形, 一种是从外电路流入与非门, 称为 负载; 另一种是从与非门流向外电路, 称为 负载, 其中TT

11、L 与非门带 负载的能力较强。填空题9参考答案一、 ； ； ； (1001 0101)。二、真值表；逻辑表达式 ；逻辑图；波形图 ；卡诺图。3、Q=1、=0 ； Q=0、=1 ； Q4、随机存取存储器；任意单元可进行存/取（即读/写）操作。 五、单向导电性。六、灌电流；拉电流；灌电流。填空题10一、 ( 0111 1000)8421BCD =（ ）2=( )8=( )10=( )16二、触发器有 个稳态，存储8位二进制信息要 个触发器。3、逻辑函数的经常使用表示方式有 、 、 、 、 。4、逻辑函数F=A(AB)= 。 五、时序逻辑电路从触发方式（也确实是依照电路所接CP脉冲来分的）能够分为

12、和 。六、用中规模集成计数器组成任意进制计数器的方式有 和 。7、PLD指的是 。填空题10参考答案一、 1001110 ； 116 ； 78； 4E。二、2 ；8。3、真值表；卡诺图；波形图；逻辑图；逻辑表达式。4、B五、同步时序逻辑电路；异步时序逻辑电路。六、反馈清零法；反馈置数法。7、可编程逻辑器件。填空题111. 十进制数 128 对应的二进制数是 ，对应 8421BCD 码是 _ ，对应的十六进制数是 _ 。2. 拉电流负载是门电路输出为_ _电平常的负载，灌电流负载是门电路输出为_ _电平常的负载。3. TTL 或门的多余输入端应接_ _电平，或与有效端 。4. D 触发器的特性方

13、程为 _ 。5. 在 C = 0，D = 1 时，函数 的值为 _ 。6. 触发器能将缓慢转变的非矩形脉冲变换成边沿峻峭的矩形脉冲。填空题11参考答案1 （）2；（0000）8421BCD；（80）16； 2. 高；低； 3. 低；并联利用； 4. Q n+1=D； 5. 1； 6. 施密特；填空题121. (62 )10 = ( _ _ ) 2 = ( _ _ ) 8421BCD码 。2. 已知函数，可知使Y = 0 的输入变量最小项有 _个。 3. Intel 2716 EPROM 是 8 位存储器，它有 2K 字，因此，其存储容量为 KBit ，其中 1K = 。该存储器的地址线有 根，

14、数据线有 根。 4. D 触发器的特性方程为 _ _ ； J-K 触发器的特性方程为_ _ 。 5. 一个4位移位寄放器，通过 个时钟脉冲CP后，4位串行输入数码全数存入寄放器；再通过 个时钟脉冲CP后可串行输出4位数码。 6. 逻辑函数的 表达式是唯一的 。 7. 输出状态不仅取决于该时刻的输入状态，还与电路原先状态有关的逻辑电路，称为 _ _ ，输出状态仅取决于该时刻输入状态的逻辑电路，称_ _ 。 8. TTL 与非门的多余输入端应接 _ _ 电平，或与有效输入端 。 9. PLD 的大体结构由 _ 阵列、_ _ 阵列、输入缓冲电路和输出电路组成。 10. _ 存储器在断电后数据可不能丢

15、失，而_存储器断电后将丢失数据。二、填空题12参考答案1111110；01100010； 2. 4； 3. 16；1024；11；8。4. Qn+1 = D； ； 5. 4；4； 6. 标准与或； 7.时序逻辑电路；组合逻辑电路； 8. 高；并联利用； 9. 与；或； 10. 只读；随机存取。填空题131. 组合逻辑电路的输出状态仅取决于 ，而与电路原先的状态 。2. 函数 = 。 3. 使函数 取值为1的最小项有 个。 4. 函数，在 C = 0，D = 1 时，输出为 Y = 。5. 数据选择器是一种 路输入， 路输出的逻辑部件； 而数据分派器那么是一种 路输入， 路输出的逻辑部件。6.

16、( _ _ _ ) 10 = ( 111110 ) 2 = ( _ _ ) 16 = ( _ _ ) 8 = ( _ _ ) 8421BCD码。7. 同步时序逻辑电路中所有触发器的时钟端应 。8. 三态门具有3种输出状态，它们别离 、 、 。 9. OC 门的输出端必需外接上拉 。 10. TTL 门的输入端悬空时相当于输入逻辑 ；CMOS 门的多余输入端 悬空。填空题13参考答案1. 同一时刻输入信号的状态，无关； 2. 1； 3. 3； 4. 0； 5. 多，一，一，多； 6. 62，3E，76，01100010； 7. 连在一路； 8. 低电平态，高电平态，高阻态； 9. 电阻； 10.

17、 1，不能；填空题141. 图（2）电路的输出为 。2.图（3）为某函数的卡诺图， 其最简与或式为 ， 最简与非式为 。3. 图（4）中的CD = 。4.不仅考虑两个_ _ _相加，而且还考虑来自_ _相加的运算电路，称为全加器。5.数制转换：( 31 )10 = ( )2 ， ( 1001001 )2 = ( )10。6.图（5）为大体RS触发器，当时，Q = ，当时，Q = ；该触发器的约束条件为 。 7. CMOS 门电路的闲置输入端不能 ，关于与门应当接到 电平，关于或门应当接到 电平。8. 在工作时只能读出信息，而不能写入信息；而 在工作时能够存入信息，也能读出信息。 9、Intel

18、 2716 EPROM 是 8 位存储器，它有 4K 字，因此，其存储容量为 KBit ，其中 1K = 。 10. 晶体三极管作为电子开关时，其工作状态必需为 状态或 状态。填空题14参考答案1. 高阻态； 2. Y = AB + C， ； 3. 0； 4. 一名二进制数；低位的进位信号5. 11111，73； 6. 0，维持不变，； 7. 悬空，高，低； 8. ROM，RAM； 9. 32，1024； 10. 饱和，截止；填空题15、将十进制数（12）10转换成二进制数是_，转换成八进制数是_。、JK触发器的状态方程是_，若是要用D触发器来实现JK触发器的功能，那么D=_ 。、时序逻辑电路

19、在结构上包括_和_两部份。、寄放器按寄放方式不同可分为 寄放器和_寄放器。、集电极开路门的英文缩写为OC门， 工作时必需外加 和 。六、一个完整的数字系统一样包括数据处置单元和 两部填空题15参考答案 一、（1100）2 ；（14）8 二、 ； 3、组合逻辑电路；存储电路 4、数码；移位 五、电源；上拉电阻。 六、操纵单元。填空题16一、在时刻和取值上 转变的信号是模拟信号，而数字信号在时刻和取值上那么是 的。二、逻辑函数有逻辑表达式、 、 和卡诺图等多种表示形式。3、任意两个逻辑最小项相与结果为 ，全数最小项相或结果为 。4、逻辑函数的对偶式为 ，反演式为 。五、组合逻辑电路任意时刻的输出仅

20、仅取决于A，与电路的B无关；而时序逻辑电路任意时刻的输出除与A有关外，还与B有关。那么选项中的A是指 ，B是指 。六、利用共阴极接法组成的七段数码管显示数字5时， b,e段接 电平，a, c,d,f,g段接 电平。7、利用四位可逆移位寄放器串行输入寄放1100，左移时第一输入数码 ，右移时第一输入数码 。八、与最小项逻辑相邻的最小项有 、 、 。 填空题16参考答案 一、持续转变；不持续转变。 2、真值表；逻辑图。 3、0；1。 4、； 5、该时刻输入；原先状态 6、低电平；高电平。 7、1；0。 8、； ；填空题17、将十进制数（10）10转换成二进制数是_ _，转换成八进制数是_ _，转换

21、成8421BCD是 。、D触发器的状态方程是_，若是要用J-K触发器来实现D触发器的功能，那么_；_。、时序逻辑电路按触发时钟来分要紧分为_和_ _ _。、FPGA指的是_ _，掉电后数据 。该器件应历时具有 技术，无isp概念。、TTL集成电路相较CMOS集成电路最要紧的优势是 。填空题17参考答案一、（1010）2 ；（12）8 ；（00010000） 8421BCD ；二、；3、同步时序逻辑电路；异步时序逻辑电路 4、现场可编程逻辑门阵列；丢失；重配置。 五、 速度快。填空题18一、三极管作为开关元件,当三极管饱和时，相当于开关 ；当三极管截止时，相当于开关 。二、将十进制数（10）10

22、转换成二进制数是_ _，转换成八进制数是_。3、 D触发器的特点方程是_ ，若是要用J-K触发器来实现D触发器的功能，那么_ _；_ _。4、时序逻辑电路在结构上包括_和_ _两部份。五、组合逻辑电路的要紧特性是_ _。填空题18参考答案一、闭合； 断开二、（1010）2 ；（12）8 3、；4、组合逻辑电路；存储电路五、任意时刻，电路的输出状态只与电路的输入有关，而与电路原状态无关。填空题19一、将十进制数（9）10转换成二进制数是_，转换成八进制数是_。二、在模拟电路中，晶体三极管要紧用作放大元件；在数字电路中，三极管要紧用作_ _元件。3、全面描述一个时序电路的功能，必需利用3个方程式，

23、它们是_、_和 _。4、经常使用中规模集成组合逻辑电路有 、 、 等等。五、4个触发器最多能够组成 进制的计数器。填空题19参考答案一、（1001）2 ；（11）8 二、开关3、驱动方程；状态方程；输出方程4、编码器；数据选择器；全加器。五、模16填空题201.在数字电路中三极管工作在饱和状态时要求be结 、bc结 。二、数字电路就其结构和工作原理而言包括 和 两大部份。3、图（2）中，Qn+1= ，约束条件是 ； 假设A=1，B=0，那么Qn+1= ；假设A=B=0，那么Qn+1= 。4、图（3）为四路选择器逻辑电路，AB为选择信号，当AB=00，Y= ；当AB=10时，Y= ；假设要Y=0，那么AB= 。5、图（4）中，特性方程Qn+1= ，CP 有效。在知足触发条件的情形下，当A=0时，Qn+1= ；假设CP=1时，Qn+1= 。填空题20参考答案 一、正偏，正偏 二、组合逻辑电路，时序逻辑电路 3、，AB=0，0， 4、C，1，11 五、，