verilog实现任意位二进制转换BCD.docx

1、verilog实现任意位二进制转换BCDverilog实现任意位二进制转换BCD 一直感觉这是个很简单的问题，直到突然自己连BCD都不太清楚的时候，才发现这没有看起来那么简单，这里介绍里任意位二进制转为BCD的verilog代码，这个转换方法也可以用在C上面，此为原创，转载请注明，谢谢。 基础知识： BCD：BCD码又称为8421码， 意义：之所以有时候需要将binary转换为BCD，一般是用在本科的实验中，为了将binary显示在数码管中，当然还有很多应用，只是目前我还没有用到。 转换算法：左移加3法 移位加3法的具体原理，在网上感觉也没有人能够说的清楚，以后找到书籍再说吧。下面解释下左移加

2、三算法。这里以8bit二进制数FF做例子。 该算法的操作为上图。下面对上图的操作进行详细的解释： 由于8bit的二进制最大为FF，转换为十进制为255。所以需要使用三个BCD码来表示所有的8bit二进制数。上图的hundreds表示百位的BCD，tens表示十位的BCD，Units表示个位的BCD。算法的操作为一直将binary数据左移，移出的数据按顺序存在hundreds，tens，Units。例如上面的shift1，shift2，shift3操作后，Units变为了0111，至于为何在shift3后进行add3操作，是因为在算法中每一次左移，都要对hundreds，tens和Units进行

3、判断，如果hundreds，tens和Units里面的值大于或等于5，就将hundreds，tens和Units自加3.所以shift3后，Units里面为0111，表示为7，此时不能左移，而是对Units加三操作，所以Units的值从0111变为了1010.值得注意的是，只要hundreds，tens和Units中任意一个的值大于或等于5（0101），就要先进行一次自加三的操作，然后才能继续左移，后面的操作同上。 注意2：n位的binary就需要进行n次左移 注意3：最后一次左移不需要进行add3操作 注意4 : 亲自推导16位的，和24位的binary转换，结果正确，所以该算法适用于任意位

4、binary toBCD，当然这种论断没有足够的理论依据。 verilog代码： 说明：对于8bit及以下的binary，可以使用case语句实现移位加三算法。由于这里说明的是任意位的二进制数，转为BCD，所以我的代码中设计了一个状态机，来控制移位，加三和结束操作。由于代码编写时间仓促，其中或许有些bug。 /name: 二进制转BCD/data: 2014-04-17 at kb129/info: as 2*8=255 change to BCD then this need3 times of “8421”module b_to_bcd(clk,rst_n,binary,state_en,

5、BCD);parameterb_length= 8;parameterbcd_len= 12;parameteridle= 5b00001;parametershift= 5b00010;parameterwait_judge = 5b00100;parameterjudge= 5b01000;parameteradd_3= 5b10000; input clk;inputrst_n;inputb_length-1:0binary;inputstate_en;output regbcd_len-1:0BCD; reg b_length-1:0reg_binary;reg 3:0bcd_b, b

6、cd_t,bcd_h;reg 3:0shift_time;reg 5:0c_state,n_state;regadd3_en;regchange_done;/this is a three section kind of state codestylealways(posedge clk or negedge rst_n) begin if(!rst_n)c_stateelsec_stateif(!rst_n)c_stateelsecase(n_state)idle:beginif(binary!=0)&(state_en=1b1)&(change_done=0b0)n_stateelsen_

7、stateendshift: n_state wait_judge:beginif(change_done=1b1)n_stateelsen_stateendjudge:beginif(add3_en)n_stateelsen_state endadd_3:beginn_stateenddefault: n_stateendcaseend/the third sectionalways(posedge clk or negedge rst_n)beginif(!rst_n)beginshift_timechange_doneadd3_enendelsecase(n_state)idle:beg

8、inshift_timereg_binary bcd_h bcd_tbcd_bendshift:beginbcd_h,bcd_t,bcd_b,reg_binaryshift_timeif(shift_time=1) change_done elsechange_doneendwait_judge:beginif(bcd_h;=4d5)|(bcd_t;=4d5)|(bcd_b;=4d5)add3_enelseadd3_enif(change_done=1)BCDendjudge: add3_enadd_3: beginif(bcd_h;=4d5) bcd_hif(bcd_t;=4d5) bcd_

9、tif(bcd_b;=4d5) bcd_benddefault: beginchange_doneadd3_enendendcaseendendmodule 代码的仿真：这里对上面的代码进行了仿真，仿真结果显示上面代码可以实现8bitbinary的BCD转换。 testbench： module filter_tb;reg clk;reg rst_n;reg state_en;reg 7:0 binary;wire 11:0BCD;initialbeginclk=0;rst_n=0;state_en = 0;#100 binary = 8h3f;#150 rst_n=1;#200state_en =1;endalways #10 clk=clk;b_to_bcd u_b_to_bcd(.clk(clk),.rst_n(rst_n),.binary(binary),.state_en(state_en),.BCD(BCD);endmodule仿真结果：二进制的3f=十进制的63