数电概念与英语单词.docx

1、数电概念与英语单词数制与编码（Number systems and codes）本部分包括的内容包括如下：数制以及数制转换（number system and general positional-number-system conversions） a.、什么是按位计数制（positional-number-system）；b、什么是二进制（binary）、八进制（octal）、十六进制（hexadecimal）和十进制（decimal），以及他们的表示方法；c、以上四种按位计数制之间的相互转换（conversions）；二进制运算，包括无符号的二进制运算和有符号的二进制运算（additio

2、n and subtraction of unsigned binary numbers and negative numbers） a、无符号二进制运算的基本原则：逢二进一（addition）和借一当二（subtraction）； b、无符号二进制运算：乘法（Multiplication）和除法（Division）c、原、补、反码（signed-magnitude, 2-complement, 1-complement）负数表式（the representation of negative numbers）的方法如何构建原补反三码以及他们之间的相互转换；d、补码的加法法则（addition

3、rules）和减法法则(subtraction rules)带符号的二进制加减；e、溢出（overflow）判定；编码（coding） a、格雷码（gray code） b、8421码（8421BCD code） c、余三码（excess-3 code）余三码是BCD码 d、2421BCDe、error-detecting codes（even-parity code & odd-parity code） f、其他编码形式；数字电路（Digital circuits）本部分内容包括如下：逻辑信号与门电路（logic signals and gates）各种门的符号以及逻辑原理逻辑电路（logi

4、c circuit）a、cmos和三极管（transistors）的理想开关模型；b、cmos非门电路（cmos inverter circuit）；c、其他cmos门电路的构建三个原则：nmos和pmos互补（complement），nmos串联则pmos并联，nmos并联则pmos串联nmos串联构成与操作，nmos并联构成或操作输出带非（inversion）号（如果实现不带非号输出的逻辑，则需先设计带非号的逻辑输出，然后再级联一个基本反相器basic cmos inverter circuit）；相关参数的讨论多数参数都要分别讨论高低电平下的情况a、正逻辑（positive logic）

5、和负逻辑（negative logice）b、逻辑电平（logic levels）的定义；c、噪声容限（noise margins）；d、阻性负载（resistive loads）下的讨论：扇入（fan-in）、扇出（fan-out）以及灌电流（sinking current）和提供电流（sourcing current）的基本概念；e、非理想输入（nonideal inputs）下的讨论：负载效应（effects of loading）和未用输入端（unused inputs）的处理；f、容性负载（capacitive loads）下的讨论：转换时间（transition time）和传播延

6、迟（propagation dely）；g、功率（power）cmos的其他输入输出结构（other cmos input and output structuers）工作原理以及符号； a、输入结构：施密特触发输入（schmitt-trigger input）； b、输出结构：传输门（transmission gates）、三态输出（three-state outputs： H(1). L(0). Hi-Z）、漏极开路输出（open-drain outputs：OD gates）逻辑系列（logic family）组合逻辑电路（Combinational logic circuit）逻辑代数

7、(logic algebra, boolean algebra, duality algebra) a、逻辑代数的基本公理（axioms）和定理（theorems） b、利用逻辑代数化简主要利用吸收定理（covering theorem)和一致率（consensus theorem）； c、对偶性原理（principle of duality）（正逻辑与负逻辑之间时对偶关系）以及广义德摩根定理（generalized DeMorgans theorem）的应用主要用来求非函数； d、香农定理（shannons expansion theorems）； e、与或（AND-OR）逻辑变成与非与非逻

8、辑（NAND-NAND）以及或与（NOR-AND）逻辑变成或非或非逻辑（NOR-NOR）的代数方法；组合逻辑的定义以及描述方式给定逻辑，可以用下面的方式表达出来a、真值表（truth table）b、卡诺图（Karnaugh-map）c、逻辑表达式（logic expression, logic function）d、定时图（timing diagrams）e、逻辑图（logic diagrams）f、逻辑描述（logic description）卡诺图化简（minimization of logic function using k-maps） a、逻辑函数的标准型（standard rep

9、resentations）与真值表(truth tables)和卡诺图(k-maps)之间的关系：最小项（minterm）、最大项（maxterm）、最小项列表（minterm list）、最大项列表（maxterm list）、和之积（product of sums expression, or-and）、积之和（sum of products expression, and-or）、标准项（normal term）的概念以及它们和真值表，卡诺图之间的关系； b、构架卡诺图 c、利用卡诺图实现最小和（minimizing sums of products）：圈1圈； d、利用卡诺图实现最小积

10、（minimizing products of sums）：圈0圈； e、一些基本概念在卡诺图化简中的应用以及主蕴含项定理（prime-implicant theorem）：隐含关系（imply），蕴含项（implicant），主蕴含项（prime-implicant），质主蕴含项（essential prime implicants），次质主蕴含项（secondary essential prime implicant），奇异1单元（distinguished 1-cell）; f、带无关输入（dont care）组合的逻辑函数的卡诺图化简；组合逻辑器件功能描述，引脚定义，真值表（功能表）

11、a、与（and）、或(or) 、非(not) 基本门以及与非(nand)或非(nor)等复合逻辑门； b、异或门(xor)以及异或非门(xnor)实现等值比较或者奇偶性判定的电路； c、三态门(three-state gates)电路以及分时总线（bus）的实现 d、二进制译码器（binary decoders）： 139和138 e、二进制编码(binary encoders)以及优先编码(priority encoders)原理：148 f、多路复用器(multiplexer)：151 g、数值比较器(magnitude comparators)：85 h、加法器(full adders)

12、以及先行进位(carry-lookahead adders)概念：283组合逻辑分析(combinational-circuit analysis) a、基于门电路的组合逻辑分析：电路图(logic diagram)真值表逻辑表达式(logic expression)定时图(timing diagram)逻辑描述(logic description)等 b、静态冒险(static hazard)分析与消除：静态1冒险(static 1 hazard)和0冒险(0 hazard)，卡诺图判断冒险以及消除冒险 c、基于组合逻辑功能器件的分析：依据各个器件的逻辑输出去判定电路的逻辑功能；组合逻辑设计

13、(combinational-circuit design) a、圈到圈设计（bubble-to-bubble logic design） b、基于门电路的设计最小成本设计(minimum cost design)：逻辑抽象(logic abstraction)真值表卡诺图化简表达式输出电路图；c、基于门电路的设计最小风险设(minimum hazard design)计：逻辑抽象真值表卡诺图化简（化简同时考虑到定时冒险的因素）逻辑表达式电路图；d、利用译码器实现组合逻辑：标准译码器芯片（输出低电平有效）的每个输出都对应着一个最小项的非或者最大项。e、利用多路复用器实现组合逻辑：铭记多路复用器

14、的输出公式；f、编码器，比较器以及加法器不一定能实现一般组合逻辑电路，但是可以实现一些特定电路。“特定”二字取决于该逻辑能不能与所选择的逻辑器件的输出函数建立联系？组合逻辑要求总结a、分析要求：给定电路（包括门或者MSI器件）可写逻辑表达式；给定逻辑表达式或者电路图可以分析冒险；给定逻辑电路和一定的延迟参数可以讨论或者分析输出延迟；给定电路可以描述逻辑功能（包括三态门以及异或门等）；b、设计要求1：给出逻辑描述可以实现真值表（或者卡诺图）的构建；可以根据卡诺图实现最小成本的电路设计以及最小风险(hazard-free)的设计；c、设计要求2：掌握常见MSI器件的逻辑定义以及基本功能（binar

15、y decoder；binary encoder；multiplexer；comparator；full adder）；掌握MSI的扩展（级联）方法；d、设计要求3：掌握各种MSI器件的输出函数，并可以根据它实现逻辑。注意掌握有关降维（dimensionality reduction）的问题；时序逻辑电路（Sequential logic circuit）双稳态器件和锁存器(Bistable elements and latch)a、双稳态（bistable）和亚稳态（metastable）的概念;b、锁存器（latch）无时钟，但是可以状态更新的时序逻辑器件触发器（Flip-Flop） a、

16、触发器作为逻辑器件的几个特点：双稳态器件、时钟（clock）以及时钟触发沿（clock tick）、每个时钟周期中状态（states：the ouputs (Q) of F-F）只随触发沿（ring edge or falling edge= positive edge or negative edge）的来临更新一次；b、主从型触发器（Mater/slave Flip-Flops）电平取样，在整个时钟高电平（时钟高电平有效）或者整个低电平（时钟低电平有效）进行状态取样，取样的结果延迟到下降沿（时钟高电平有效）来临或者上升沿（时钟低电平有效），实现状态更新（state change）只能用于一

17、些特殊用途如开关消抖（switch debouncing）等，较少应用于逻辑设计；c、边沿型触发器（edge-triggered Flip-Flop）边沿取样以及状态更新。取样发生于触发器来临前的一瞬间，其状态更新结果就取决于该时刻的输入，并在触发器来临的瞬间将状态更新。利用边沿触发器来实现逻辑其状态更新方式简单，较之于主从型在逻辑应用中更为实际。故现有触发器以及时序MSI器件，大都采用边沿型。d、熟练掌握触发器的逻辑符号（logic symbol）、特征方程（characteristic equation）、功能（状态转移）表（function or transition table）、激励

18、表（excitation table）、状态图表（state diagram or table）、建立保持时间（setup/hold time）以及定时图（timing diagram）、扫描触发器（scan flip-flop）等概念；e、掌握带同步使能（clock enable）或者异步预置（asynchronous input）的触发器的应用。f、触发器的功能转换，即用一个触发器实现另外一种触发器的功能：可以理解为一个一位（a bit）状态机（state machine）或者是一个双稳态器件（bistable element）的设计；g、详情可参考触发器的知识整理基于触发器和门电路的时钟

19、同步状态机的分析（clocked synchronous state-machine analysis）其步骤如下：a、Mealy 机还是moore机的判定：二者区别于输出，如果输出与输入无关则为moore机，反之，则为mealy机；b、写出激励方程各个触发器的输入方程；c、将上述激励方程代入到各个触发器的特征方程，写出状态转移方程（state transition equation），又叫次态方程或者状态方程，该方程是即刻输入和现态的函数，输出的是次态。每个触发器的输出对应一位（a bit）状态机的状态输出；d、写出输出方程（output equation）；e、依据以上的状态转移方程和输出

20、方程，可以依需要完成如下的状态机描述方式：转移/输出表（transition/output table）、状态/输出表（state/output table）、状态图（state diagram）、定时图（timing diagram）强调的是以上的描述，mealy机和moore机的表现方式有所不同，注意区分；f、能够理解以及应用转移表达式（transition expression）来构建状态图；以及掌握状态图的互斥性（mutual exclusion）和完备性（all inclusion）的概念；基于触发器和门电路的同步状态机设计（clocked synchronous state-mac

21、hine desiagn）其设计步骤如下：d、确立状态需要思考的一个环节注意用mealy机和用moore所确立出的状态以及后续的相关设计过程都会有所区别；e、状态/输出表的构建；f、状态化简（state minimization）方法参见课件g、状态编码（stateassignment）把设计的状态名用二进制进行编码h、转移/输出表（transition/output table）i、激励/输出表（excitation/output table）根据转移输出表和所选择触发器的激励表共同确定；j、激励方程（excitation equation）求出了各个触发器的输入方程；k、输出方程求出了状态

22、机的输出l、电路图（circuit or logic diagram）以及根据需要进行的相关状态风险（risk）的讨论；数据检测器的设计（design of serial data detectors）设计方法一基于触发器和门电路的设计。其步骤与上述同步状态机相同。关键在于状态的确立，有如下的方法，以检测序列10010为例：1、可以以近五个脉冲的输入作为一个状态，这样就确定了32个状态，再将之化简该方法一般适用于检测序列长度小于等于3的情况；2、以序列为检测位数逐位确立状态，以10010为例，可以这样确立状态：S0（检测到一个“0”，即没有进入检测）、S1（检测到一个“1”，即进入检测）、S2

23、（检测到“10”）、S3（检测到“100”）、S4（检测到“1001”）、S5（检测到“10010”）共6个状态，再构建图表进行状态化简；（注意，当输入为0时，如果是连续监测，S5次态应该回到S3；如果是不连续监测，则应该回到S0；）3、注意，利用mealy机或者moore机实现，其构建状态图表有所区别，一般利用mealy设计的状态比moore的要少；4、检测有连续与非连续检测两种形式，其状态设计过程有所不同；例外对于处理多个串行序列同时检测的问题，其思想仍旧为上面所论，只是讨论状态转移是，涉及到的因素更多，需谨慎；5、详情请参见课件；设计方法二利用移位寄存器芯片，例如194的串/并转换特性来

24、实现串行序列检测器。第一步，选择或者构建与序列长度相同位数的移位寄存器；第二步，将序列输入信号接到移位寄存器的串行输入处；第三步，通过组合逻辑，将移位寄存器并行输出进行译码，将带检测序列，比如上例中的10010信号解读出来；注意 数据检测其可以做如下区分。其设计状态会有所不同。1、Mealy or moore2、数据检测可以分为可重叠（overlop），不可重叠，或者连续（continuous）检测，不连续检测两种；其设计状态图有所不同。注意区分；3、可分为单组数据检测与多组数组检测两种；关于计数器的讨论（counter）计数器的一些基本概念状态循环圈（state cycle）、模m（modu

25、lo-m）、计数方式、m分频（divide-by-m）、多余状态（extra state）、行波计数器（ripple countersasynchronous counters）和同步计数器（synchronous counters）等基于74163的设计和分析要清楚如下内容：a、引脚定义b、74163为二进制计数器（binary counter）c、同步清零（CLR-L）与同步预置（LD-L）d、ENP与ENT以及和RCO的关系e、时序图利用74163实现其他的二进制计数器a、如果该二进制计数器状态循环圈为标准芯片中的M状态直接跳变到0状态，则可在M状态时令CLR-L有效。这个清零动作会在这

26、个状态结束也就是下个触发沿来临时完成；b、如果该二进制计数器为标准芯片计数器中M状态直接跳变到N状态，则可以在M状态时令LD-L有效，并将DCBA设置成N的状态值。这个预置动作会在M状态结束即下个触发沿来临时完成；c、如果该二进制计数器为标准芯片计数器中的15状态跳变到M状态，则可利用RCO输出。应为RCO为高电平有效，所以需加非门介入到LD端，并将DCBA预置到M的状态值。这个预置动作会在状态15结束后的触发沿来临时完成；d、还可以利用RCO实现多个74163的级联；e、标准的做法是无论构建卡诺图以求上述几个引脚的输入。一个简单的做法是，将要讨论的状态转换成（比如a和b中的状态M）转换成二进

27、制数，择其为1的位数所对应的状态变量，构建一个与非门接到CLR或者LD端。f、详情请参见课件利用74163实现其他计数方式的计数器a、将74163变成与待求计数器模数相同的二进制计数器；b、将该二进制计数器作为组合逻辑的输入，待求二进制作为组合逻辑的输出，构建一个组合逻辑的翻译电路；c、详情请参见课件利用163实现环形计数器（ring counter）、扭环计数器（Johnson counter）以及其他利用74163实现序列信号发生器（sequence generators）a、将74163变成与待求序列信号发生器序列长度相同的二进制计数器；b、将该二进制计数器作为组合逻辑的输入，以待求逻辑

28、的每一位对应一个计数状态，作为组合逻辑的输出，构建翻译电路。c、详情请参见课件关于移位寄存器的讨论（shift-registers）移位寄存器的一些基本概念CLKCLRS1S0LINRINABCDQDQCQBQA寄存器的概念，移位寄存器基本输入输出结构等以及各引脚的定义基于7494的设计和分析利用194实现串行数据检测根据移位寄存器的串并转换串入并出结构的特性参见前面数据检测部分的介绍；反馈移位寄存器计数器反馈函数的概念是个组合逻辑，输入逻辑时各个触发起的输出，即状态，输出逻辑直接接到移位寄存器的串行输入上；移位寄存器+反馈函数的电路，一般用于带移位特性的状态机，比如环形计数器，扭环计数器等最

29、小成本（minimum cost）的环形计数器就是串行输出接到串行输入上；最小成本的扭环计数器就是串行输出的非接到串行输入上；大家掌握环形或者扭环计数的自校正（self-correcting），即最小风险（minimum risk）的设计方法信号发生器的设计（sequence generator）其实环形和扭环计数器也可以看成是个信号发生器；设计方法一：计数器+组合逻辑利用计数器实现请参见计数器部分的介绍；设计方法二：移位寄存器+反馈函数设计步骤如下：1、确定状态：根据移位特性来确定状态。两个原则，其一，移位特性，其二，无重复状态出现，详情请参见课件；2、设计出状态图后，根据移位特性确定移位方

30、向那边是串入，那边是串出？3、确定状态的反馈函数当前状态的反馈函数输出就等于次态的串入；4、求反馈函数并完成电路，详情请参见课件5、最小风险的设计方法请参见课件设计方法三：反馈移位寄存器计数器+组合逻辑注意，反馈移位寄存器最终构成的是一个计数循环圈，与二进制在结构上相同，只是计数方式不同罢了。所以利用移位寄存器可以构成一个计数循环后利用与设计方法一相同的思路构建一个序列发生器；比如一个六位的序列发生，就可以利用一个194实现三位的扭环再加上一个151来实现；存储器ROM1、定义以及结构2、字线（word line）与位线（bit line）的定义3、存储容量的定义（word*bit）4、字扩展与位扩展5、利用ROM实现随机的组合逻辑RAM1、定义与结构2、静态RAM和动态RAM的区分