PCIConfiguration.docx

1、PCIConfigurationPCI Configuration名词说明: PCI为Peripheral Component Interconnect 的缩写，它是由 Intel 所发表的另一种局部总线 (另一种为 VESA Local Bus)，以配合 Pentium 系列的微处置机为主，PCI 的最大特点在于它是和主机板不相关的接口，而且一台主机最多支持 16 台利用 PCI 接口的外围设备，这种总线架构还支持 PowerPC 等机种，因此 PCI 适配卡将可在不同工作平台上利用。 PCI 的数据总线 (data bus) 是 32 位或是 64 位宽，工作频率为33 MHz，在 64

2、位宽的总线之下，每一个 clock 可传送 8 个字节，因此最高的数据传输速度为每秒 338264 MB。 而PCI的改良版称为PCI-X，采用六十四位的总线宽度与133MHz的传输速度，能够使得数据传输量为，而且能够利用于现有的PCI界面卡，PCI-X初期以工作站或是服务器为主。架构说明:System(系统讯号): CLK:CLK讯号为一个输入讯号,其提供所有交易,包括总线仲裁等的时序,PCI装置的所有输入都是在CLK讯号的上升边缘被取样的.PCI总线上的所有动作都与PCI CLK讯号同步,其讯号频率的范围在0Mhz33Mhz.RST(Reset Signal)当重置讯号被驱动成低态时,它会

3、强迫所有PCI组态缓存器,master及target状态机械与输出驱动器回到初始化状态.Device IdentificationVendor ID(Offset 00h01h)记录PCI厂商识别码,如Intel ID是 8086, VIA ID是 1106,Ali ID是 10B8.Device ID(Offset 02h03h)记录PCI装置识别码.以BIOS观点来看,一般为了避掉某些装置与系统的兼容性常藉由判断Vendor ID与Device ID 做不同的处置.Device ControlCommand Register(Offset 04h05h)指令缓存器它是一个16位缓存器,提供

4、大体装置响应或进行PCI存取能力的控制.位 功能1.IO空间(IO Space).当此位被设定为1时,显示该装置需求IO地址.2.内存空间(Memory Space).当此位被设定为1时,显示该装置需求内存地址.3.Bus Master.当被设定为1时,此装置能看成bus master来用,组态软件用此位来决定装置是不是具有bus master能力.4.特殊周期(Special Cycle). 当被设定为1时,装置能够监视PCI特殊周期.5.Memory Write and Invalidate Enable. 当被设定为1时,装置能够产生Memory Write-and-Invalidate

5、指令, 当设定为0时,装置利用Memory Write指令来取代,软件不该该致能此位,直到装置的快取线大小组态缓存器以系统快取线大小来初始化,组态软件能够用它及位2,Bus Master一路来侦测master是不是能够利用Memory Write-and-Invalidate指令,假设它能够的话,则快取线大小将会被写入到master的快取线大小组态缓存器.6.VGA调色盘监管(VGA Pallete Snoop). 当此位被设定为1时,此位指示其与VGA兼容的装置去监管对VGA Color Pallete(调色盘)缓存器的IO写入,在非VGA图形装置,重置会将此位设定为1,开启调色盘监管功能.

6、7.同位错误响应(Parity Error Response). 当此位被设定为1时,装置能够报告同位错误(以驱动PERR#到低组态的方式),当清除为0时,装置不会在发生同位错误事件时,驱动PERR#到低组态,不过,它仍必需设定在其状态缓存器里的侦测到同位错误状态位.8.慢慢驱动控制(Stepping Control).控制装置是不是能够进行地址/数据慢慢驱动,从不利用慢慢驱动的装置必需将此位以硬件接线设定为0,必然要利用慢慢驱动的装置必需将此位以硬件接线设定为1,能够利用这两种方式的装置必需将此位实做成一个可读/可写的位,而且在重置后初始化为1.9.SERR# Enable.当设定为1时,装

7、置能够驱动SERR#线,设定为0会关闭装置的SERR#输出驱动器,此位与位6(同位错误报告)必需被设定,以便报告地址同位错误10.Fast Back-to-Back Enable.假设Bus Master能够在第一次和第二次交易中,与不同的Target进行Fast Back-to-Back交易的话,此位可用来启动或关闭这功能,假设所有在Bus Master所在之PCI总线上的Target是能够进行Fast Back-to-Back交易的话,组态软件能够设定此位来致能此Master进行Fast Back-to-Back交易的能力,无需担忧在第一次和第二次交易里是不是寻址相同的Target. 15

8、:10 保留Status Register状态缓存器(Offset 06h07h)位 R/W 功能3:0 R 保留4 R 能力串行(Capabilities List).它是一个硬件接线,只读位,假设设定为1的话,则表示新能力串行指针缓存器必需在装置组态空间的Offset 34h里实作,在这种情形,组态程序执行装置应该去读取指针缓存器,以决定装置是不是支持额外的能力(AGP,VPD等等),而且利用它们各自的组态缓存器,去组态它们.5 R 66Mhz能力(66Mhz Capable). 1=装置能够在66Mhz速度下执行. 0=只能在33Mhz速度下执行.6 R 保留7 R Fast Back-

9、to-Back能力(Fast Back-to-Back Capable).此只读位元表示Target装置是不是支持不同Target的Fast Back-to-Back交易,1=装置支持 0=装置不支持.8 R/W Master数据同位错误(Master Data Parity Error).此位只在Bus Master里实作,而且只有在下列条件时才会被设定：11.报告的Bus Master是交易的initiator.12.(在读取进程中)它自己设定PERR#,或(在写入进程中)侦测到它被Target驱动到低态.13.在Master的指令缓存器里的同位错误响应位被设定为1.10:9 R 装置选择

10、时序(Device Select (DEVSEL#)Timing). 它概念了Target装置最慢的DEVSEL#时序. 00b=Fast(快速的) 01b=Medium(中速的) 10b=Slow(慢速的) 11b=Reserved(保留)11 R/W 发出Target Abort讯号(Signaled Target Abort).每当Target装置以Target Abort终止交易时,Target就会设定此位,不能发出Target Abort讯号的装置不需要实作此位.12 R/W 接收到Target Abort讯号(Received Target Abort).每当Bus Master的

11、交易是以目前寻址的Target发出的Target Abort终止的时候,它就会设定此位.13 R/W 接收到Master Abort讯号(Received Target Abort).每当Bus Master的交易是因Master Abort而终止(特殊周期除外)的时候,它就会设定此位.14 R/W 发出系统错误讯号(Signaled System Error).每当装置在SERR# 在线产生一个错误讯息(System Error)时,它应该设定此位.15 R/W 侦测到同位错误(Detected Parity Error).每当装置侦测到一 个同位错误时, 它应该设定此位(实时同位错误报告功

12、能指令缓存器里的同位错误响应位关闭).Revision ID(Offset 08h)版本识别码缓存器记录PCI装置版本序号,由装置制造商指派,假设制造商提供版本特定的驱动程序,这可确保OS加载正确的驱动程序.Class Code类别码(Offset 09h0Bh)它是一个24位只读的缓存器,它被分成三个字段:大体类别(Base Class)子类别(Sub Class)及程序界面(Programming Interface),14.较高的字节概念功能的大体类别.15.中间的字节概念在大体类别里的子类别.16.较低的字节概念程序界面.当OS尝试找出一个能够配合类别驱动程序(Class Driver

13、)一路工作的装置时,此暂存器是很有效的,如OS找到一个具有类别码03h,和子类别码为01h的装置(XGA),则它必需提供与其兼容的显示配接卡驱动程序和该装置一路工作.Base Class 00h在类别码概念之前成立的装置.00h 00h 所有非VGA装置.00h 01h 与VGA兼容的装置.Base Class 01h 大量贮存媒体控制器.子类别 程序界面 描述 00h 00h SCSI控制器01h xxh IDE控制器 02h 00h 软式磁盘驱动器控制器03h 00h IPI 控制器 04h 00h RAID 控制器 05h 00h 其它大量贮存媒体控制器Base Class 02h网络控

14、制器.子类别 程序界面 描述 00h 00h Ethernet 控制器 01h 00h Token Ring 控制器 02h 00h FDDI 控制器 03h 00h ATM 控制器 04h 00h ISDN 控制器 80h 00h 其它网络控制器 Base Class 03h显示控制器.子类别 程序界面 描述 00h 00h 与VGA兼容的控制器,响应内存地址 000A0000h到 000BFFFh(Video Frame Buffer, 视讯画面缓冲区),和IO地址03B0h到03BBh, 及03C0h到03DFh,还有这些地址的所有别名(alias). 01h 与8514兼容的控制器,响

15、应IO地址02E8h和它的别名,02EAh和02EFH. 01h 00h XGA控制器. 02h 00h 3D控制器.80h 00h 其它显示控制器.Base Class 04h多媒体控制器.子类别 程序界面 描述 00h 00h 视讯装置. 01h 00h 音效装置. 02h 00h 运算机电话装置. 80h 00h 其它多媒体装置.Base Class 05h内存控制器.子类别 程序界面 描述 00h 00h RAM内存控制器. 01h 00h Flash(快闪)内存控制器. 80h 00h 其它内存控制器.Base Class 06h桥接器装置子类别 程序界面 描述 00h 00h Ho

16、st / PCI 桥接器 01h 00h PCI / ISA 桥接器 02h 00h PCI / EISA 桥接器 03h 00h PCI / Micro Channel 桥接器 04h 00h PCI / PCI 桥接器 01h 相减解碼PCI-to-PCI 桥接器,支持除正常PCI-to-PCI功能之外的相减译码. 05h 00h PCI / PCMCIA 桥接器 06h 00h PCI / NuBus 桥接器 07h 00h PCI / CardBus 桥接器 08h xxh RACEway 桥接器,RACEway是一个ANSI标准( ANSI / VITA 5-1994)的互换架构(S

17、witching Fabric) 界面位7:1是保留,位0值为0表示桥接器是 在通透模式(Transparent Mode),值为1表示它是再 端点模式(End-Point Mode). 80h 00h 其它桥接器型态.Base Class 07h 简单的通信控制器子类别 程序界面 描述 00h 00h 通用的XT兼容序列控制器. 01h 与16450兼容的序列控制器. 02h 与16550兼容的序列控制器. 03h 与16650兼容的序列控制器. 04h 与16750兼容的序列控制器. 05h 与16850兼容的序列控制器. 06h 与16950兼容的序列控制器. 01h 00h 平行阜.

18、01h 双向平行阜. 02h 遵循ECP 规格的平行阜. 03h IEEE 1284控制器. Feh IEEE 1284 Target装置(非控制器). 02h 00h 多阜序列控制器. 03h 00h 通用调制解调器. 01h 与Hayes兼容的调制解调器,与16450兼容的界面,BAR 0映像或IO映像(如BAR型态所指示). 02h 与Hayes兼容的调制解调器,与16550兼容的界面,BAR 0映像或IO映像(如BAR型态所指示). 03h 与Hayes兼容的调制解调器,与16650兼容的界面,BAR 0映像或IO映像(如BAR型态所指示). 04h 与Hayes兼容的调制解调器,与1

19、6750兼容的界面,BAR 0映像或IO映像(如BAR型态所指示). 80h 00h 其它通信装置.Base Class 08h 大体的系统周边装置.子类别 程序界面 描述 00h 00h 通用8259可程序中断控制器(Programmable Interrupt Controller, PIC). 01h ISA PIC. 02h EISA PIC. 10h IO PIC. 20h IO(x)APIC中断控制器. 01h 00h 通用8237DMA控制器. 01h ISA DMA控制器. 02h EISA DMA控制器. 02h 00h 通用8254按时器. 01h ISA系统按时器. 02

20、h EISA系统按时器. 03h 00h 通用RTC控制器. 01h ISA RTC控制器. 04h 00h 通用热插拔(PCI Hot-Plug). 80h ooh 其它系统外围装置.Base Class 09h 输入装置.子类别 程序界面 描述 00h 00h 键盘控制器. 01h 00h Diditizer(pen). 02h 00h 鼠标控制器.03h 00h 扫瞄器控制器.04h 00h 通用游戏连接阜控制器. 10h 游戏连接阜控制器.具有程序界面=10h的游戏连接阜控制器表示任安在这请求/指定IO地址空间之功能里的基地址缓存器,在该IO空间的缓存器符合标准的”传统” 游戏连接阜,

21、在IO区域里位移为00h的字节其行为与传统游戏连接阜界面相同,当读取此字节时,会传回游戏杆/手把(Joystick/Gamepad)的信息,在写入此字节时会启动RC按时器,位移为01h的字节是位移为00h字节的别名,所有在IO区域里的其它字节是未指定的,且能够给制造商以自己特有的方式来利用. 80h 00h 其它输入控制器.Base Class 0Ah 船屋系统.子类别 程序界面 描述 00h 00h 通用的船乌系统. 80h 00h 其它型态的船乌系统.Base Class 0Bh 处置器Base Class 0Ch 序列总线控制器.子类别 程序界面 描述00h 00h Firewire(I

22、EEE 1394). 10h 利用1394 OpenHCI规格的IEEE 1394. 01h 00h 02h 00h SSA(Serial Storage Architecture,序列贮存架构). 03h 00h 利用Universal Host Controller规格的USB (Universal Serial Bus,通用序列阜)控制器. 10h 利用Open Host Controller规格的USB (Universal Serial Bus,通用序列阜)控制器. 80h 无特定程序界面的USB控制器. FEh USB装置(非主控器(Host Controller) 04h 00h

23、 Fiber(光纤)Channel. 05h 00h SMBus(System Management bus,系统管理汇流排).Base Class 0Dh无线控制器子类别 程序界面 描述 00h 00h 与iRDA兼容的控制器. 01h 00h 消费型IR控制器. 02h 00h RF控制器. 80h 00h 其它型态无线控制器.Base Class 0Eh智能型IO控制器子类别 程序界面 描述00h xxh 遵循I20架构规格的智能型IO控制器. 00h 在相对地址(Offsset)40h的讯息FIFO.Base Class 0Fh卫星通信控制器子类别 程序界面 描述 01h 00h TV

24、(电视). 02h 00h Audio(音效). 03h 00h Voice(语音). 04h 00h Data(资料).Base Class 10h加密/解密(Encryption/Decryption)子类别 程序界面 描述 00h 00h 网络与运算加密/解密. 10h 00h 娱乐加密/解密.80h 00h 其它加密/解密.Base Class 11h数据撷取与讯号处置控制器子类别 程序界面 描述00h 00h DPIO模块80h 00h 其它数据撷取与讯号处置控制器.Cache Line Size Register快取线大小缓存器(Offset 0Ch)此读/写组态缓存器指定了以dw

25、ord为单位的系统快取线大小(例如:在P6的系统里此缓存器的值为08h,表示其快取线大小为8个dword,或32个字节),实作了Memory Write-and-Invalidate指令的Bus Master必需实作此缓存器,因为它必需明白快取线大小,以便确保它从快取线边界起始交易,并遵守它将整条线写入内存的约定,所以当这缓存器被设定为0(表示组态软件尚未把快取线大小告知它)时,Bus Master不能够利用Memory Write-and-Invalidate指令,在这种情形,Master只能够利用Memory Write(内存写入)指令来更新内存.装置能够限制它所支持的快取线大小数量,假设

26、组态软件写入一个未支持的数值,则装置会将此数值看成0来动作.Latency Timer等待时刻(Offset 0Dh)等待时刻以PCI频率周期为单位,概念了在bus master起始新交易时,它可保留总线有权的最小时刻量,最理想的是,每一个bus master都应该将此缓存器实作为可读/写的缓存器,藉此给予组态软件在bus master群组间分派可用的总线时刻上有最大的弹性,组态软件以读取功能的Min_Gnt(Minimum Grant最小授权)缓存器,决定bus master想要的时刻片段.Header Type表头型态缓存器(Offset 0Eh)每一个PCI功能拥有保留给实作其组态缓存器

27、用的64个组态dword区块,前16个dword的格式(Offset 00h3Fh)与利用是由PCI规格预先概念的,这区域被称为装置的组态表头区域(或表头空间(Header Space),规格目前概念了三种表头格式,称为Header Type Zero,One与Two:17.Header Type One是为PCI-to-PCI桥接器概念的(01h).18.Header Type Two是为PCI-to-CardBus桥接器概念的(02h).19.Header Type Zero是给所有除PCI-to-PCI与CardBus桥接器之外的装置利用的(00h).Header Type位7是用来表示

28、此装置含有除桥接器功能之外的其它功能,固位7=1表示为多功能,0=表示为单功能.Built-in Self TestBIST内建自我测试(Offset 0Fh)非必要的,假设装置不支持BIST的话,在读取此缓存器时,它必需要传回为0,装置的BIST是以设定位6为1的方式来请求,在完成BIST后,装置会将位6重置,但必需在二秒钟内完成重置,位03为0则表示成功,非零值代表装置特定的错误码.Bass Address基地址缓存器(Offset 10h27h)在开机时,系统必需自动地组态,以便让所有IO与内存能占用户不相干的地址范围,为了达到此目标,系统必需有能力侦测到装置需要多少个内存与IO地址范围

29、,和每一个大小.当位0传回1则表示这是一个IO译码器,不是内存译码器,位31:2是基地址字段,而且用来IO区块所需的大小和设定它的起始地址.区块大小的决定与地址范围的指定:20.是不是实作基地址缓存器?21.它是一个内存,仍是IO地址译码器?22.假设它是内存译码器,它是一个32位仍是64位的基地址缓存器?23.假设它是内存译码器,与此缓存器相关的内存是可预读的仍是不可预读的?24.它需要多少内存或地址空间,而且是以什么单位来排列?这所有信息能够很简单的用写入一个全数为1的值到基地址缓存器里,然后读取它来确认,传回值为0表是没有实作基地址缓存器,假设所读取的值不为0,程序执行装置可从基地址栏的最低有效位向上扫瞄传回值,以找出第一个被设定为1的位来决定所需的