产品硬件开发评审流程.docx

1、产品硬件开发评审流程 Company Document number：WTUT-WT88Y-W8BBGB-BWYTT-19998产品硬件开发评审流程文件编号：产品硬件开发评审流程编制： 审核： 文档修改历史日期版本作者修改内容评审号变更控制号发布日期1、目的.42、适用范围.43、评审需求.44、评审计划.45、评审结果判定.46、评审流程图.47、附录.51、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。2、适用范围：适用公司产品硬件的研发评审。3、评审需求： 产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请

2、表提交硬件评审小组，提出评审需求。4、评审计划： 硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评审项目。5、评审结果判定： 硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结果的判定标准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。6、评审流程图：7、附录： 单元电路评审：针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打（），审查未通过项目请打（）。审查硬件板未涉及到的单元电路模块可不填写。单元电路审查一览表 审查项目 审查内容 审查结果 审查建议 滤波电路

3、 1、审查电路中是否设计电源滤波电路。 2、审查电路中电源滤波器的形式是否有效，是否为单电容型或单电感型，而未采用形电源滤波器。 3、对单板的形电源滤波器参数进行审查。 （ ） （ ） （ ） （ ） （ ） （ ） ID电路 1、审查ID电路的形式是否符合规范电路的要求。 2、审查ID电路的参数是否正确。 3、审查ID电路是否有隔离电阻或隔离芯片。 （ ） （ ） （ ） （ ） （ ） （ ） 复位、WDT（看门狗）电路 1、硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应是单稳电路而非锁存电路。如果设计为可关闭的WDT，刷新时应是关闭后立即开启，不可使watchdog处于长期关

4、闭的状态。 2、WDT设计中，坚决不可使用分离元件依靠电容充电实现WDT电路。 3、在WDT设计中，计数时钟应尽量取用本板时钟。防止因为其他单板更换，插拔导致时钟不正常时，本板WDT电路工作失常。 4、上电时WDT计数器应可清零。 5、单板设计中有无手动复位开关。 6、设计中是否为重要芯片设计供软件单独调试的复位口。 7、复位电路中消抖电容的容值是否过大。 8、审查WDT输出的复位信号是否接在电源管理芯片的输入，通过电源管理芯片的输出对单板进行复位，而不是用WDT输出的信号直接对单板进行复位。 （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （

5、） （ ） （ ） （ ） 匹配电路 1、审查高速信号长线传输中有无加入匹配。 2、审查匹配形式的正确性，有效性。 3、审查匹配参数的正确性。 4、不可在同一信号线上同时进行终端并接与始端串接匹配。 5、审查终端匹配时，信号输出芯片的驱动能力是否满足。 6、审查时要结合PCB布线图进行审查。 （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） 信号时序1、在不考虑延时的情况下，分析单板的输出信号之间的时序关系是否满足整机时序指标，最好是符合理想的时序要求。2、不考虑延时的情况下，单板对输入时钟的利用是否合理，所用芯片的输入信号的时序关系是否满足专用芯

6、片对输入信号时序的要求。3、CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能很好支持CPU的读写时序和采用高速CPU时RAM、ROM等存储器件的速度是否与CPU匹配。4、可编程逻辑器件接口逻辑设计是否能使输入信号可靠读入以及其输出信号是否能满足 其它芯片的时序要求。在可编程器件选用上，其速度是否与其他芯片匹配。5、总线三态时序设计时是否考虑到各控制信号之间有足够的裕度，以防止总线冲突。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）器件应用1、审查所有芯片的外围电路的接法正确性。2、审查对芯片无用脚的处理。3、对芯片工作方式的审查。（ ） （ ）（ ） （ ）（

7、） （ ）CPU应用1、审查与外围器件的接法是否依照器件手册推荐。2、时钟审查。3、控制信号审查。4、I/O口用法审查。5、外接存储器的速度匹配。6、不用输入端的处理审查。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）DSP审查1、与外围接口器件的连接。2、MP/ MC：Microprocessor/ microcomputer 方式选择端，当采用外部存储器时，应通过上拉电阻接VCC；当采用内部存储器或BOOT时，应通过下拉电阻接地。3、BOOT实现：DSP程序引导共有多种方式，如果采用BOOT，审查实现程序引导的接口方法是否正确。4、HOLD：总线占用请

8、求，不用时应接上拉电阻。5、中断输入端：INT1、INT2、INT3、INT4、NMI，不用时应接上拉电阻。6、其它无用输入端是否有上拉电阻或下拉电阻/ 接地。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）差分接口电路1、如果是远距离点对点通讯，接口的保护非常重要，应是审查的重点。2、近距离点对点接口方式，审查接口电路的参数。3、一点对多点接口方式，审查接口电路的参数。（ ） （ ）（ ） （ ）（ ） （ ）光电耦合电路1、直流电气参数审查。2、审查光耦的反向电压和驱动能力是否满足要求。3、对于单向输入的光电耦合器件，应在输入端并接反向二极管。4、光电耦

9、合器件的电流传输比的离散性很大，电路应保证在这个参数范围内的所有光耦器件可正常的导通及截止。5、对于大多数光电耦合器件，输出端提供了输出三极管的基极，应将它通过一个1M左右的电阻接地。6、交流电气参数审查。7、审查光耦合器件接口电路的响应速度是否满足系统要求。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）变压器隔离电路1、变压器的主要作用是电压、电流变换，原副边的变化比（线圈匝数比）必须满足接口电路的要求。2、审查输入输出端的阻抗是否匹配。3、电路中应有隔直电容，电容的大小应保证既能很好的隔离直流分量，有不对有用信号产生较大的衰减，也不因此而

10、带来阻抗的失配。4、变压器接口电路通常用于传输远距离信号，审查时应留意电路中是否有保护电路，保护电路是否合理。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）电阻器审查1、电阻器的阻值参数是否符合电路要求，通常使用电阻的数值与电路理想的数值有偏差，审查在此偏差范围内能否保证电路功能正常实现。2、电阻器的精度等级是否符合要求。在使用中，应考虑电阻阻值的偏差是否符合电路要求，在精度要求特别高或较高的地方，如测量电路、倒相电路，应使用阻值偏差为2%以下的电阻器，一般的电路可使用允许偏差为10%的电阻器。3、电阻器的额定功率是否符合要求。为满足可靠性的要求，应根据具体的电路计算电阻实际消耗功率

11、，选用电阻器的额定功率为实际消耗功率的2倍。4、电阻器的最高工作电压是否符合要求。允许加在电阻两端的最高电压可由下式求得：工作电压=（电阻的额定功率*电阻值）平方根值。当电阻器两端的电压超过规定值时，电阻器内部会产生火花、引起噪声、甚至损坏。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）电容器审查1、电容器的容量。审查电容器的容量数值是否合适。2、耐压及工作电压。在实际使用中工作电压应小于标称的耐压数值，一般为工作电压为耐压的一半，以降低电容的故障率。3、极性审查。审查中考虑即使电压的平均值的极性符合要求，也还必须叠加上交流和尖峰电压的负峰值后是否会出现反极性的现象。4、精度。中频变

12、压器用的调谐电容，本机振荡用的垫整电容器，应选用I级精度的电容，作耦合、旁路的电容器可任意选用。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）稳压二极管1、审查稳压管的稳定电压的值能否保证单元电路功能的正常实现。2、稳定电压随工作电流和温度的不同而有所改变，同一型号的稳压管，其稳定电压的数值也不是固定的数值，审查误差为电路带来的影响。（ ） （ ）（ ） （ ）单板附加功能审查1、单板有无自检功能。2、设备升级是否方便。3、单板维护是否方便。4、单板的可测试性。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）负载驱动能力的审查1、审查各类集成电路的输出能力是否满足电路的要求。

13、2、审查开路门的上拉电阻是否满足相应驱动条件。3、审查各类不同集成电路间相互驱动时电流，电压驱动能力。4、可编程逻辑器件使用时须审查输出端和接口器件的电平配合。5、审查并行总线，串行总线的驱动能力。6、其它专用器件必须使前级输出电流、电压极差值满足后级输入电流、电压要求的极差值。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）保护电路审查1、审查保护电路是否合理，保护元件的参数和布局是否正确。2、高速信号传输电路中，还要注意保护器件的电容特性是否满足高速信号传输的要求。（ ） （ ）（ ） （ ）变压器接口电路1、PGND与GND一定要隔离，并有一定的距离；

14、而且，变压器的输入、输出端之间应保证电气上隔离，以使系统有很好的抗共摸干扰能力，也避免因雷击、高压碰线等带来的输入端高压串入逻辑电路中。2、热敏电阻必须安放在压敏电阻和防雷芯片的前面，才能能实现其保护功能。3、压敏电阻应能对传输线对地过高的电压进行嵌位保护，以消除接口线上的共摸电压。4、对大多数的接口电路来说，阻抗匹配是很重要的。由于PTC电阻一般有530欧姆的冷态电阻，它的接入可能会影响接口电路的阻抗匹配。审查时应把热敏电阻的冷态电阻计算进去。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）触点开关电路1、审查触点开关电路是否有保护电路，方法是否正确。2、对大电流情况，即使连接导线很

15、短，但如果我们不清楚负载的具体阻抗特性，开关两端都应该加保护电路。3、提倡对大电流开关，无论是触点开关还是无触点开关，都加上限压保护电路。4、对已有保护电路的，审查时还应当注意保护器件的参数选择和接入位置是否正确，是否靠近被保护器件，连线是否尽量短。5、在具有感性的电路开关时，如继电器控制线圈的电路中，有否考虑到瞬间过压保护。6、审查保护器件尽量靠近被保护器件，保护电路的走线尽量短，这也应是审查的重点。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）电源保护电路1、确定单板和单元电路是否需要过流过压保护，以及保护电路的类型，多电源系统是否需要自动同时掉电保护

16、等。2、审查电路上是否正确使用了保护电路，保护电路的设计和器件参数的选择是否满足上述要求。3、过压保护电路的位置，必须在保险管的后面。（ ） （ ） （ ） （ ） （ ） （ ） 其他审查项1、审查单板设计时是否考虑易发热器件的散热问题。2、审查有无过流过压保护。3、审查单板是否做到输出口断电为高阻。4、审查单板复位时公用信号接口能否保持三态。5、审查单板中设计有两脚晶振，是否有镀锡铜线固定。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）组合逻辑输出信号1、分析设计中是否存在逻辑冒险或功能冒险，存在冒险的信号是否作为了触发器的时钟、异步清0、置位信号。2、输出给外部的

17、等效于时钟的信号，如读写信号，是否由组合逻辑产生，是否存在毛刺。3、触发器的异步置位、清0是否会存在同时有效的情况。（ ） （ ）（ ） （ ）（ ） （ ）时序问题1、对于局部同步电路要分析主时钟的布线情况，分析最大时钟偏差的大小，从而判断是否存在建立保持时间问题。2、对于异步电路接口，要对其时序进行验证，看看触发器的建立保持时间是否满足器件要求。（ ） （ ）（ ） （ ）设计实现与设计意图的一致性1、审查有无设计失误造成某一方面的功能不能实现，要根据电路实际工作情况设计各种输入测试向量，通过仿真工具来对某个具体电路实现的功能进行仿真测试，看它的输出功能是否正常，是否达到了设计的目的。2、

18、审查开发工具编译优化造成最终结果与设计意图不符。 要分析开发工具编译完成后给出的报告文件，分析开发工具在编译时作了哪些优化，优化后的结果是否仍与设计意图一致，是否会导致电路功能变化。3、如设计原理或器件选择不适当造成关键路径时延理论或实际上大于该部分时序电路的时钟周期，电路在极限工作条件下可能无法可靠工作。可通过分析同步电路设计中的最长延时路径，通过时延分析工具确定它的时延大小，看最大时延是否超过了一个时钟周期。若超过了一个时钟周期，则该部分电路的工作可靠性无法保证。（ ） （ ）（ ） （ ）（ ） （ ）PCB审查1、模拟电路与数字电路占不同的区域，同一类数字器件尽可能分布在一起，模数电路

19、位于两者的交界处，使模拟部分的管脚位于模拟地上方，数字部分的管脚位于数字地上方。在数模混合的单板上，AD芯片的摆放位置应尽量先满足模拟部分的需求。2、把电路板分为不同的直流电压区域，如5VDC区、12VDC区等等；同时使用多种电源的器件应该位于区域的交界处。3、接口器件靠近HEAD布置。4、时钟远离I/O电路，同时输入、输出回路应该尽量远离；特别是模拟高频信号的发送和接收部分尽量分开，不宜交叉，最好将这两部分的地线层分开，相应的信号在各自地线层上方走线。5、电压调整器这类器件应离易受干扰的模拟信号较远，以减少干扰。6、器件放置的方向应便于散热；高热器件均衡分布；温度敏感器件（如光模块）远离高热

20、器件。7、布局应该尽可能做到使关键的高速信号走线最短。8、几种不同类型的电源分开。9、模拟电路电源与数字电路电源分开。10、不同类型的数字电路（如TTL与PECL）电源分开。11、高频线路接口的收电路和发电路电源分开。12、HEAD头上的电源插针数应该满足最大电流的要求。13、电源引脚的物理位置定义，应注意安全性，不同种类的电源引脚要分开一定间隔，特别是与地脚应有一定距离。14、不允许有任何电气上浮空的金属。15、不同种类电路的地最好分开，如果无法提供不同的地平面的话,可以在同一地平面上分割地,成为一个个”地岛”,但是地岛的分割不能过多，尽量不要出现条状的地岛，若不得以，则可的分割不能过多，尽

21、量不要出现条状的地岛，若不得以，则可以将条状地放在PCB板的边缘。16、数字地和模拟地的开槽不宜过小，需严格做到单点接地。数字地网和模拟地网本身应以网状连接，尽可能减小信号环路面积。17、防雷地和工作地在板上严格分开，防雷器件的接地应接PGND，不能接GND。在隔离变压器内边的防护器件不应再接PGND，不然将通过PGND将雷击信号反串电路，使隔离变压器失效。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）附

22、属器件的位置1、去藕电容的位置应尽量靠近芯片电源引脚。2、终端匹配电阻接在最后一个负载处，且应尽可能靠近终端器件。3、某个集成芯片的外围器件应该紧靠该芯片，如锁相环外围鉴相电容、电阻CPU的晶振等尽可能靠近相应的芯片。4、每个电源的滤波电路应该紧靠应用该电源的集成芯片处。5、I/O信号线的去耦器件应尽可能在接口处。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）信号线的审查1、高电压、大电流信号与低电压、小电流信号分开。2、模拟信号与数字信号分开。3、高频信号与低频信号分开。4、高低频信号的地线分开。5、转折线(转折处用弧线)，少走过孔，线宽尽量保证一致。6、印制线的粗细

23、应该能够承受最大电流。7、芯片的电源引线、地线引线，滤波电容接地和接电源引线应尽量短且粗。8、高速差分线的两根走线尽可能一致(在长度上和位置上)。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）信号线的走线审查1、重要信号线不要走插座脚间穿过。2、相邻层的走线方向应尽可能互相垂直，使串扰减至最小。3、动态信号线不能穿过滤波电路或位于其下方。4、高频信号与其回路构成的环路尽可能的小，多个环路不能相互重叠。5、平行走线的高频数字信号的间隔要拉开距离，减少串扰。（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）（ ） （ ）EMC

24、的滤波审查1、计算截止频率，作为低通滤波器而言截止频率一般需大于等于信号最高频率分量，不然就会带来信号分量丢失引起的信号失真。信号最高频率分量可按1/Tr来估算，截止频率可按fo=1/2 来计算。2、滤波电路的选择与电路的源阻抗和负载阻抗有关。（ ） （ ）（ ） （ ）EMC的去耦审查1、每个数字电路的电源脚都应加去耦电容。2、估算去耦点容的大小，一般去耦电容也不宜过大，取值在470pf 到1000pf之间。（ ） （ ）（ ） （ ）I/O线的去耦1、I/O线是否有去耦电容，包括输入和输出。2、去耦电容的容量需要与信号匹配。3、去耦电容的位置要紧靠接口处。（ ） （ ）（ ） （ ）（ ） （ ）电源滤波器的位置1、滤波器要放置在最靠近电源输入的位置，输入引线最短。2、滤波器的输入输出引线不可并行走线。3、滤波器的接地非常重要，应在安装滤波器的地方就近接机箱。（ ） （ ）（ ） （ ）（ ） （ ）