1、智能抢答器-总体框图,第7章 数字逻辑电路应用设计,智能抢答器-抢答电路,第7章 数字逻辑电路应用设计,74LS48:BCD-7段译码驱动74LS279:四RS触发器74LS148:8-3编码器,智能抢答器-定时电路,第7章 数字逻辑电路应用设计,74LS192:十进制加/减计数器;Q0-Q3:输出端D0-D3:预置端CPD、CPU:时钟输入/BO:减数到零输出/LD:预置数加载,智能抢答器-报警电路,第7章 数字逻辑电路应用设计,智能抢答器-控制电路,第7章 数字逻辑电路应用设计,数字钟-总体框图,第7章 数字逻辑电路应用设计,数字钟-振荡器,第7章 数字逻辑电路应用设计,数字钟-计数器一,
2、第7章 数字逻辑电路应用设计,60进制计数器,数字钟-计数器二,第7章 数字逻辑电路应用设计,12翻1计数器,数字钟-实时时钟,第7章 数字逻辑电路应用设计,频率计-原理,第7章 数字逻辑电路应用设计,fX=N/T,频率计-总体框图,第7章 数字逻辑电路应用设计,频率计-时基及控制,第7章 数字逻辑电路应用设计,频率计-计数,第7章 数字逻辑电路应用设计,74LS90:计数器R0:H-清零;L-计数a3.a0:个位(BCD)b3.b0:十位(BCD)其他:b3.b0和a3.a0用 74LS273锁存,可编程字符显示器,第7章 数字逻辑电路应用设计,可编程字符显示器,第7章 数字逻辑电路应用设计,示波器字符显示器,第7章 数字逻辑电路应用设计,