计算机组成原理下.docx

1、计算机组成原理下第6章 总线系统6.1 选择题1.计算机使用这解优点是便于实现积木化,同时 A.减少了信息传输量 B.提新了信息传输的速度C.减少了信息传输线的条数, 2.在集中式总线仲裁中 式响应时间最快 方式对电路故障最敏感。A.菊花链方式 B.独立请求方式 c.计数器定时查询方式3.系统总线中地址线的功用是 A.用于选择主存单元B.用于选择进行信息传输的设备 C.用于指定主存单元和 I/0设备接口电路的地址D.用于传送主存物理地址和逻辑地址 4.数据总线的宽度由总线的 定义。A.物理特性 B.功能特性 C.电气特性 D.时间特性5.在单机系统中,三总线结构的计算机的总线系统由 组成。A.

2、系统总线、内存总线和I/0总线 B.数据总线、地址总线和控制总线C.内部总线、系统总线和 I/0总线 D. ISA总线、VESA总线和 PCI总线6.从总线的利用率来看 的效率最低;从整个系统的吞吐量来看 的效率最高。 A.单总线结构 B.双总线结构 C.三总线结构7.下列陈述中不正确的是 A.在双总线系统中,访存操作和输入/输出操作各有不同的指令B. 系统吞吐量主要取决于主存的存取周期C. 总线的功能特性定义每一根线上的信号的传递方向及有效电平范围D.早期的总线结构以 CPU为核心,而在当代的总线系统中,由总线控制器完成多个总线请求者之间的协调与仲裁8.一个适配器必须有两个接口: 一是和系统

3、总线的接口,CPU和重配器的数据交换是 ,方式;二是和外设的接口,适配器和外设的数据交换是 方式。A.并行 B.串行 C.并行或串行 D.分时传送9.下列陈述中不正确的是 A.总线结构传送方式可以提高数据的传输速度B.与独立请求方式相比,链式査询方式对电路的故障更敏感C. PCI总线采用同步时序协议和集中式仲裁策略D.总线的带宽是总线本身所能达到的最高传输速率10.在 的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用I/指令。A.单总线 B.双总线 C.三总线 D.多种总线11.以 RS-232为接口,进行7位ASCII码字符传送,带有一位奇校验位和两位停止位,当渡特率为9600

4、波特时,字符传送率为 A.960 B.873 C.1371 D.48012.下列各项 是同步传输的特点。A.需要应答信号 B.各部件的存取时间比较接近C.总线长度较长 D.总线周期长度可变13.计算机系统的输入输出接口是 之间的交接界面。A.CPU与存储器 B.主机与外围设备C.存储器与外围设备 D.CPU与系统总线14.下列各种情况中,应采用异步传输方式的是 A. I/接口与打印机交换信息 B. CPU与存储器交换信息C. CPU与 I/0接口交换信息 D. CPU与 PC1总线交换信息15.描述当代流行总线结构基本概念中,正确的句子是 A.当代流行的总线结构不是标准总线B.当代总线结构中,

5、CPU和它私有的 cache一起作为一个模块与总线相连C.系统中只允许有一个这样的CPU模块16.描述 PCI总线基本概念中,正确的句子是 A. PCI总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传送C. PCI设备一定是主设备D.系统中允许只有一条 PCI总线17.描述 PCI总线基本概念中,不正确的句子是 A. HOST总线不仅连接主存,还可以连接多个 CPUB. PCI总线体系中有三种桥,它们都是 PCI设备C.以桥连接实现的 PCI总线结构不允许多条总线并行工作D.桥的作用可使有的存取都按 CPU的需要出现在总线上18.描述 Future bus+总线基本

6、概念中,不正确的句子是 A. Future bus+是一个高性能的同步总线标准B.基本上是一个异步数据定时协议C.它是一个与结构、处理器、技术有关的开发标准D.数据线的规模在32位、64位、128位、256位中动态可变19.以下描述的基本概念中,不正确的句子是 A. PCI总线不是层次总线B. PCI总线采用异步时序协议和分布式仲裁策略C. Future bus+总线能支持64位地址D.Future bus+适合于高成本的较大规模计算机系统参考答案:1.C 2.B A 3.C 4.B 5.A 6. C C 7.C 8.A C 9.A 10.A 11.A l2.B 13.B 14.A 15.B

7、16.A,B 17.C 18.A,C 19. A,B6.2 分析题1.某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33 MHz,求总线带宽是多少?如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,求总线带宽是多少? 分析哪些因素影响带宽?【解】设总线带宽用 Dr表示,总线时钟周期用 T=1/f表示,一个总线周期传送的数据量用 D表示,根据定义可得: -Dr=D/T=DX1/T=DXf=4BX33X106/s=132MB/s因为64位=8B,所以Dr=DX f=8BX66 X106/s=528MB/s总线带宽是总线能提供的数据

8、传送速率,通常用每秒钟传送信息的字节数(或位数)来表示。影响总线带宽的主要因素有: 总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。2.单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。【解】 根据连接方式的不同，单机系统中采用的总线结构有以下三种基本类型:单总线结构。它是用一组总线连接整个计算机系统的各大功能部件，各大部件之问的所有的信息传送都通过这组总线。其结构如图6. 1 (a)所示。单总线的优点是允许I/0设备之间或 I/0设备与内存之间直接交换信息，只需 CPU分配总线使用权,不需要CPU干预信息的交换。所以总线资源是由各大功能部件分时共享的。単

9、总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重,可能使其吞吐量达到饱和甚至不能胜任的程度。三总线结构。即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是:主存总线,输入/输出(I/0)总线和直接内存访问(DMA)总线,如图6.1(b)所示。主存总线用于CPU和主存之问传送地址、数据和控制信息; I/0总线供CPU和各类外设之间通讯用; DMA总线使主存和高速外设之间直接传送数据。一般来说,在三总线系统中，任一时刻只使用_种总线。双总线结构。它有两条总线，一条是系统总线,用于CPU、主存和通道之间进行数据传送； 另一条是 I/0总线,用于多个外围设备与

10、通道之间进行数据传送。其结构如图6.1（c）所示。双总线结构中，通道是计算机系统中的一个独立部件，使CPU的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大型计算机或服务器中采用。3.分析图6.2所示电路的基本原理,说明它属于哪种总线仲裁方式,并说明这种总线方式的优缺点。【解】这种电路中,除数据总线 D和地址总线A外,在控制总线中有三根线用于总线使用权的分配:BS:表示总线忙闲状态,当其有效时,表示总线正被某外设使用。BR:总线请求线,当其有效时,表示至少有一个外设要求使用总线。BG:总线授

11、权线,当其有效时,表示总线仲裁部件响应总线请求(BR)。总线授权信号(BG)是串行地从一个I/O接口送到下一个I/O接口,如果BG达到的接口无总线请求,则继续往下传,如果BG到达的接口有总线请求，BG信号便不再往下传。这意味着该 I/0接口获得了总线使用权。BG信号线就像一条链一样串联所有的设备接口，故这种总线仲裁方式称为链式査询方式。在査询链中,离总线仲裁器最近的设备具有最高优先权，离总线仲裁器越远的设备，优先权越低。链式査询方式的优点是:只用很少几根线就能按一定优先次序实现总线请求仲裁,并且这种链式结构很容易扩充设备。其缺点是:对询间链的电路故障很敏感，如果第i个设备的接口中有关链的电路有

12、故障，那么，第i个设备以后的设备都不能进行工作。另外，查询链的优先级是固定的；如果优先级高的设备出现频繁的请求，优先级较低的设备就可能长期不能使用总线。4.分析图 6. 3所示电路的基本原理,说明它属于哪种总线仲裁方式,并说明这种总线仲裁方式的优缺点。【解】这是属于独立请求总线仲裁方式,其工作原理如下:每一个共享总线的设备均有一对“总线请求”(BR)和“总线授权”(BG)线。当设备要求使用总线时，便发出“总线请求”信号，总线控制部件中一般有一个排队电路，根据一定的优先次序决定首先响应哪个设备的请求，当请求的设备排上队,便收到“总线授权”(BG)信号，从而可以使用总线。独立请求方式的优点是:响应

13、时问快,对优先次序的控制也是相当灵活的，它可以预先固定，也可以通过程序来改变优先次序，并且可以在必要时屏蔽某些设备的请求。缺点是:控制线数量多，为控制 n个设备，必须有2n根“总线请求”和“总线授权”线,相比之下链式査询方式只需2根，计数器定时查询方式只需约 1og2n根；另外，总线仲裁器也要复杂得多。5.分析总线宽度对系统性能的影响。【解】 总线需要有发送电路、接收电路、传输线(导线或电缆)、转接器(转换插头等)和电源等。这部分比起逻辑线路的成本要高得多，而且转接器占去了系统中相当大的物理空间，往往是系统中不可靠的部分。总线的宽度越宽,相应的线数越多,则成本越高、干扰越大、可靠性越低、占用的

14、物理空间也越大，当然传送速度和吞吐率也越高。此外，总线的长度越长，成本就越高；干扰越大，可靠性越低。为此,越是长的总线，其宽度就应尽可能减小。减小总线宽度的方法可采用线的组合、串/并行转换和编码技术。当然减少总线宽度应满足性能要求以及与所用通信类型和速率相适应为前提。6.何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。【解】 连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时问里可以有一个或多个从方。 除CPU模块外，I/0功能模块也可提出总线请求。为了解决多个主设备同时竞争总

15、线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中，对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。7. 比技同步定时与异步定时的优缺点。【解】 同步定时协议采用公用时钟，具有较高的传输效率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时同相差很大时，会大大损失总线效率。异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上,因面允许快速和慢速的功能模块都能连接到同一总线上。但缺点是:总线复杂，成本较高。8.图6. 4(a)是某种计算机总线定时时序图

16、,请判断它是哪种定时方式的时序图，并分析其控制过程,同时用细线标出信号的相互作用关系。【解】题目给定的总线定时时序图中，没有同步时钟信号，而且有总线请求，总线授权和设备回答信号，所以，必定是异步双向全互锁总线控制方式。其控制过程如下: 当某个设备请求使用总线时，在该设备所属的请求线上发出信号 BRi 。 CPU根据优先原则授权后以BGi回答。设备收到BGi有效信号，下降自己的BRi信息(使无效)，并上升SACK信号证实已收到BGi信号。CPU接到SACK信号后，下降BGi作为回答。在BBSY为“0”的情况下，该设备上升BBSY表示设备获得了总线控制权，成为控制总线的主设备。在设备用完总线以后，

17、下降BBSY和SACK,即释放总线。在上述选择主设备的过程中，现行的主从设备可能正在讲行传送，在此情况下，需要等待现行传送结束，现行主设备下降BBSY信号后，新的主设备才能上升BBSY，获得总线控制权。过程以及各信号的相互作用关系如图6.4( b)所示。8.图6.5(a)是有四个部件(控制器)共享总线的、分布式同步SBI总线定时示意图，每个控制器对应一根数据传送请求线TR，其优先权次序是TR0最高，TR3最低；这四条线又都接到各个控制器，每个控制器内部有一个自己是否可用总线的判别电路。公共时钟信号的周期为 T，每个周期可完成一个数据传送。（1）叙述某个控制器要求使用 SBI总线进行数据传送的实

18、现过程。（2）图6. 6(b)是图6. 6(a)系统的一个数据传送序列的时序图，试分析其总线控制过程。【解】(1)某个控制器要求使用SBI总线进行数据传送的步骤如下:控制器在决定要进行数据传送的下一个周期T，在本设备对应的请求线上发出TR信号。在该周期末尾判断优先权更高的TR线状态。如果没有更高的TR请求,则撤掉本身的TR请求，在下一周期进行数据传送;如果有更高的 TR请求，则不撤掉本身的TR请求，继续做步骤。 (2)图6. 5(b)的时序图表示一个有三个设备先后控制总线，且设备2连续传送两个数据的数传序列。三个设备(控制器)控制总线的过程如下:控制器3在T1周期发总线请求TR3，控制器1和控

19、制器2在T2周期发总线请求TR1，和TR2。在T1结束时，控制器3的判别电路识别没有优先权更高的TR请求，因而撤掉TR3，在T2周期进行数据传送。在T2结束时，控制器2识别TR1是高的，所以继续保持TR2为高，等待传送机会;而控制器1 识别没有更高级的请求，故撇去TR1，在T3周期进行数据传送。在T3结東时，控制器2识别没有更高级的请求，便撇掉TR2 ，在T4周期进行数据传送。控制器2希望連续传送两个数据，所以在T4周期传送数据的同时，升高 TR0 以占用T5周期传送第二个数据，因为 TR0具有最高优先权。图6. 5(a)中，控制器4没有TR4信号，这是因为它的优先级最低，其他控制器不必获得T

20、R4信号，控制器4传送数据前不需要发请求信号，在没有任何TR请求的下一周期使可传送数据。TR0不固定分配给任何控制器，只给需连续传送数据(并已获得总线控制制权)的控制器用。9.图6. 6为某单总线微机系统的数据输入时序图，请说明其传送过程。【解】图6. 6是数据由从设备到主设备的传送时序图。 首先主设备在地址总线上发出从设备地址,在控制线上发出读信号如图中( 1 ) (此处读表示数据由从设备到主设备，一般指数据从内存到CPU和其他的 I/0设备,而写命令则表示相反的过程) 。 在延迟一段时间(此处是150ns,用于信号畸变和设备地址译码)后,主设备发出主同步信号 MSYN 如图中(2) 。 从

21、设备接到 MSYN后,开始读操作,并将读出的数据送到数据总线上,同时发从同步信号 SSYN如图中(3) 。 主设备接到 SSYN后,延迟一段时间后选通数据,并清除 MSYN即图中(4);再等待75ns后清除地址线和控制线即图中(5)。从设备接到MSYN下降信号后,清除数据线和 SSYN即图中(6) ,于是这一次数据传送结束。11.计算机系统采用“面向总线”的形式有何优点?【解】 面向总线结构形式的优点主要有:简化了硬件的设计。 从硬件的角度看,面向总线结构是由总线接口代替了专门的I/0接口,由总线规范给出了传输线和信号的规定,并对存储器、I/0设备和 CPU如何挂在总线上都作了具体的规定,所以

22、,面向总线的微型计算机设计只要按照这些规定制作CPU插件、存储器插件以及 I/0插件等,将它们连入总线即可工作,而不必考虑总线的详细操作。 简化了系统结构。整个系统结构清晰,连线少,底板连线可以印刷化。 系统扩充性好。一是规模扩充,二是功能扩充。 规模扩充仅仅需要多插一些同类型的插件;功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制 。 这就使系统扩系既简单又快速可靠,而且也便于査错 。 系统更新性能好。 因为 CPU、存储器、I/0接口等都是按总线规约挂到总线上的, 因而只要总线设计恰当,可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件,新的插件插到底板

23、上对系统进行更新,而这种更新只需更新需要更新的插件,其他插件和底板连线一般不需更改。12.请画出用异步方式连续传送字符“a”和“6”的波形图,已知数据位为8位，起止位1位,停止位1位，奇偶校验位1位(奇校验)。【解】“a”的 ASCII码为61H=01100001B，1的个数为奇数，故校验位为0，“6”的ASCII码为36H=00110110B,1的个数为偶数,故校验位为1。波形如图6. 7所示。13.画出链式査询电路的逻辑结构图,并说明这种电路的工作过程 。【解】链式査询方式为每个使用总线的部件设置一定的优先级,在逻辑连接上离总线控制部件(总线仲裁器)越近的部件总线优先级越高。为分配总线使用

24、权,在控制总线中增加三根信号线作为总线控制线: BB :总线忙信号,BB有效(低有效)说明总线正被占用。BR:总线请求信号,BR有效(低有效)说明至少有一个总线部件正在申请总线使用权。 BG :总线授权(转让)信号 。 表示控制部件响应总线请求。该信号以菊花链的方式串行连接到总线上的各部件,每个部件均有 BGI和 BGO。若某部件的 BGI无效,则它必须置BGO无效。对总线上的每个部件而言,当其需要申请总线使用权时,内部的逻辑电路将发出一个总线请求有效信号REQ。为便于多个部件的总线请求信号实现“线或”，REQ信号通过一个C 门反相器输出为BR信号。 同时,该 REQ信号反相后使 BGO无效,

25、以禁止BG 信号向下传递 。 此时,如果从高优先级一侧传递进来的 BGI信号有效,则该部件接管总线,报画言号变低(OC输出) ,以禁止总线控制器分配总线使用权给其他部件。 若 REQ无效,则从高优先级一侧传递进来的BGI信号将向低优先级传递。总线上有任一部件申请总线使用权时,BR信号就变为低电平。如果此时总线是空闲的,则BB为高电平。当BR=0且BB=1时,总线仲裁器令BG 有效。该BG 信号以菊花链的方式在各部件之间传递。 图6.8（a）给出了各部件内的链式查询电路的逻辑结构图。图6. 8(b)给出了总线仲裁器逻辑结构图。这种电路的工作过程为：总线空闲(或由主控者使用时) ,BR,BE和BG

26、均无效。任何中清者可以通过置BR=0发出申请。当BR=0且BB=1时控制部件使 BG=1。若某部件未申请而收到 BG= 1 ,则置 BGO=1(BG沿菊花链向下传递) 。若某部件发出申请后,在BR=0、BB= 1和 BGI= 1 (上升沿)三者同时满足的情况下接管总线,同时使 BGO=0,以禁止更低优先级的申请者接管总线使用权 。任何申请者在占用总线后均使BB=0,以禁止控制部件发出 BG= 1 。 (此时即使更高优先级的部件提出总线申请,也不能得到使用权(非强占优先) 占用总线的部件在使用总线完毕后使 BB=1 ,以示归还总线 。这样,按 BG信号的串行传递,可以达到按优先级使用总线的目的

27、。14.何谓分布式仲裁?【解】分布式仲裁不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器 。 当它们有总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较 。 如果仲裁总线上的号大,则它的总线请求不予响应,并撤销它的仲裁号 。 最后,获胜者的仲裁号保留在仲裁总线上,分布式仲裁是以优先级仲裁策略为基础。15.图6. 9是分布式仲裁器的逻辑结构图,请对此图进行分析说明。【解】所有参与本次竞争的各主设备将其竞争号 CN取反后打到 AB线上,以实现“线或”逻辑。 AB线上低电平表示至少有一个主设备的CNi为1;AB线上高电平表示所有主设

28、备的CNi为0。竞争时CN与 AB逐位比较,从最高位(b7)至最低位(b0)以一维菊花链方式进行。 只有上一位竞争得胜者 Wi+1,位为1 ,且 CNi =1 ,或 CNi=0并 ABi为高电平时,才使 Wi 位为1。 但 Wi=0时,将一直向下传递,使其竞争号后面的低位不能送上AB线。竟争不过的设备自动撤除其竞争号。 在竞争期间,由于 W位输入的作用,各设备在其内部的 CN线上保留其竞争号并不破坏 AB线上的信息 。 由于参加竟争的各设备速度不一致,这个比较过程反复(自动)进行,才有最后稳定的结果 。 竞争期的时间要足够,保证最慢的设备也能参与竞争 。16.分析说明图6.10所示某 CPU总

29、线周期时序图。【解】该总线系统采用同步定时协议。 总线周期是在时钟信号 CLK和 CLK2定时下完成的并与所有的机器周期保持时问上的同步。 一个机器周期由2个 CLK时钟周期组成(T1 ,T2节拍)。机器周期1为读指令周期(W/R=0,D/C=0,M/IO=1)。在 T1时问主方 CPU送出ADS=0信号,表示总线上的地址及控制信号有效,在 T2 时问末尾,从方存储器读出指令并送到数据线 D0D31上,同时产生 READY=0信号,通知 CPU本次“读出”操作已完成 。机器周期2为读数据周期,除了 D/C=1外,其余与机器周期1相同。机器周期3为写数据周期 。 W/R=1 ,写入的数掘-由 C

30、PU输出到数据线 D0D31上。 假如在一个机器周期内能完成写入操作,则在 T2末尾由存储器产生READY=0信号 。 假如 T2末尾尚来完成写入操作(图6. 10中所示) ,则READY=1,并将 T2延长一个时钟周期 。 CPU在后一个T2末尾检测READY=0,于是结果写入周期。 T2可以多次延长, 直到READY=0为止 。 读出周期也可按此方法处理 。图中还示出总线的空闲状态,空闲状态仅有一个 Ti节拍 。 只要总线继续空闲,可以连续出现多个 Ti节拍 。17.画出 PCI总线结构框图,说明 HOST总线、PCI总线、LAGACY总线的功能。【解】 PCI总线结构框图如图6. 11所

31、示。 HOST总线连接主存、多个 CPU。PCI总线连接各种高速 PCI设备,亦可使用 HOST桥与 HOST总线相连或使用PCI/PCI桥与已和 HOST总线相连的 PCI总线相连,从而得以扩充整个系统的 PCI总线负载能力 。18.说明 PCI总线结构框图中三种桥的功能。【解】桥在 PCI总线体系结构中起着重要作用,它连接两条总线,使彼此问相互通信 。 桥是一个总线转换部件,可以把一条总线的地址空间映射到另一条总线的地址空问上,从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送,可使所有的存取都按 CPU的需要出现在总线上。 由上可见,以桥连接实现的PCI总线结构具有很好的扩充性和兼容性,允许多条总线并行工作 。19. PCI总线周期类型可指定多少种总线命令?实际给出多少种?请说明存储器读/ 写总线周期的功能。【解】可指定16种,实际给出12种。存储器读/写总线周期以猝发式传送为基本机制,一次猝发式传送总线周期通常由_ 个地址周期和一个或几个数据周期组成 。 存储器读/写周期的解释,取决于 PCI总线上的存储器控制器是否支持存储器/cache之间的 PCI传输协议 。 如果支持,则存储器读/ 写一般是通过 cache来进行;否则,则以数据块非缓存方式来传输 。