ImageVerifierCode 换一换
格式:DOCX , 页数:42 ,大小:363.01KB ,
资源ID:24782543      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/24782543.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(工学数字电子技术讲义印刷.docx)为本站会员(b****3)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

工学数字电子技术讲义印刷.docx

1、工学数字电子技术讲义印刷目录一晶体二极管、三极管开关特性实验1及如何用它们构成限幅器与箝位器1二 TTL集成逻辑门的测试和使用4三 CMOS集成逻辑门的逻辑功能与参数测试6四集电极开路(OC)逻辑门电路的应用7五集成逻辑电路的连接和驱动8六组合逻辑电路实验10七组合逻辑电路的设计与测试13八 BCD码/七段码译码器及七段码管的应用14九集成触发器及其应用16十计数器及其应用19十一移位寄存器实验20十二自激多谐振荡器实验22十三单稳态触发器与施密特触发器24脉冲延时电路与波形整形电路24十四 555时基电路及其原理26十五二十进制全加器实验28十六 A/D,D/A转换实验29十七数值比较器实验

2、32一 晶体二极管、三极管开关特性实验及如何用它们构成限幅器与箝位器一、 实验目的1.观测晶体二极管、三极管的开关特性,并认识到电路参数的改变对晶体管开关特性的影响。2.了解晶体管限幅器和箝位器的基本工作原理。二、 实验设备1 TX0533 25双路直流稳压电源2 TX0833 19电源板15V,+5V3 双踪示波器4 TX0531 29多功能信号发生器5 TX0531 18直流电压表6 TX0833 01电子学综合实验板 17 TX0833 02 电子学综合实验板2三、 实验内容1 二极管反向恢复时间的观察如图1-1,其中E为偏置电压,其值0-2V可调,Vi为f=1KHz,幅度Vm=4V的正

3、弦波,先将E调至E=0V,用双踪示波器观察并记录Vi和Vo的波形,将看到的Vi、Vo波形记录于表1-1中。改变E值,使E=2V,观察Vi和VO的波形,读出存储时间tS和下降时间tf的值,分析一下ts、tf的变化规律,并将结果记录于表1-1中。 表1-1E (V)Vi(t) 波形VO (t) 波形022 三极管开关特性的观察。具体实验电路参见图1-2,Vi为Vm=2V,f=1KHz的方波。(1) 将Vi为Vm=2V,f=1KHz的方波送入三极管开关电路,用示波器观测Vo的波形。(2) 在输出端并接一个负载电阻RL=1K,用示波器观测VO的波形,将其记录于表1-2中。(3) 将输出端的负载电阻RL

4、去掉,如图1-2。接入一只限幅二极管2APG,用示波器观测VO的波形,将其记录于表1-2中。(4) 将三极管9013的基极b接入如图1-2所示的EB,使EB=-4V,用示波器观测VO的波形。表1-2VO(t)波形RL2AP93 二极管限幅器。按图1-3,用连接导线连接成此二极管限幅器实验电路。Vi为f=1KHz,Vpp=4V的正弦波,分别使E=2V、1V、0V、-1V,用示波器观测对应于如上E电压值时的VO波形,将其记入表1-3中。表1-3E(V)210-1VO(t)波型4 二极管箝位器。按图1-4,用连接导线连接成此二极管箝位器实验电路。Vi为f=1KHz,Vpp=4V的方波,分别使E=1V

5、,0V,-1V,-3V,用示波器观测对应于如上E电压值时的VO波形,将其记入表1-4中。 表1-4E(V)10-1-3VO(t)波型5 三极管限幅器。按图1-5,用连接导线连接成此三极管限幅器实验电路。Vi为f=1KHz,VPP分别为1V,2V,3V,4V,5V的方波,用示波器观测对应于不同Vpp值时的VO波形变化。将其记入表1-5中。表1-5VPP(V)1234-3VO(t)波型二 TTL集成逻辑门的测试和使用一. 实验目的1. 掌握TTL集成与非门电路的逻辑功能和主要参数的测试方法。2. 学会如何使用TTL集成门电路。3. 进一步熟悉数字实验模块的结构,基本功能和使用方法。二. 实验设备1

6、. TX083319电源板+5V2. TX083309与、与非门实验板3. TX083301电子学综合实验板4. TX083307与或非、与或电平输出实验板5. TX053118直流电压表6. TX053119直流电流表三. 实验内容1.验证TTL集成与非门电路74LS00的逻辑功能。门的两个输入端接与或非、与或电平输出实验板的输出插口,以提供“0”“1”电平信号。门的输出端接0-1电平指示器,LED亮时为逻辑“1”,反之为逻辑“0”。将表2-1的输出真值完成,然后,逐个测试集成块中四个与非门的逻辑功能。图2-1给出74LS00中一个与、非门的管脚图供实验时参考,其余管脚请查阅TTL手册。表2

7、-1输入AB0 00 11 01 1输出2.74LS00主要参数的测试(1) 分别按图2-2,图2-3,图2-4接线,将测试结果记入表2-2。图2-2:TTL与非门静态参数的测试图2-2a:测低电平输出时电源电流ICCL,指输入端悬空,输出端空载时。图2-2b:测高电平输出时电源电流ICCH,指与非门两个输入端为低电平,输出为空载时,通常ICCLICCH。器件的最大功耗为PCCL=VCCICCL,这里要注意手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。图2-2c:测低电平输入电流IiL,指被测一个输入端接地,而另一个输入端悬空时,从被测输入端流出的电流值IiL。图2-2d:高

8、电平输入电流IiH(由于IiH较小,一般免测)图2-3:扇出系数NO测试电路通常用NO=IOL/IiL(8)表示图2-4:平均传输延迟时间tpd测试电路tpd=T/6,T指A点电平产生一个振荡的周期,指经过6级门的延迟时间。,将图2-2,图2-3,图2-4的测试结果记入表2-2。表2-2ICCL(mA)ICCH(mA)IiL(mA)IOL(mA)NO=IOL/IiLtpd=T/6(2) 传输特性的测试图2-5 :调节RW,使Vi从低电平向高电平变化,逐点测量表2-3的一系列Vi值所对应的VO值,并将其记入表2-3,然后绘成Vi,VO的关系曲线。表2-3Vi(V)00.20.40.60.81.0

9、1.52.02.53.03.54.0VO(V)3.TTL电路使用规则请参阅TTL器件手册,有兴趣的读者可结合手册,对照实际实验,做进一步探讨,这里从略。三 CMOS集成逻辑门的逻辑功能与参数测试一. 实验目的1. 掌握CMOS集成门电路的逻辑功能及器件使用方法。2. 学会CMOS集成门电路主要参数的测试方法。二. 实验设备1. TX083319电源板+5V2. TX083306非门实验板(CD4069)3. 双踪示波器4. TX053129信号发生器(连续脉冲)5. TX083307与或非、与或电平输出实验板6. TX053118直流电压表7. TX053119直流电流表三. 实验内容1. C

10、MOS非门集成电路(六反相器)CD4069参数的测试(方法与TTL电路相同)。(1)测试CD4069一个门的ICCH,ICCL,IiH,IiL。(2)测试CD4069一个门的传输特性。(3)将CD4069的三个非门串联组成振荡器,用示波器测Vi,VO的波形,并计算出tpd值。2. 验证CMOS门电路的逻辑功能,(以CD4069为例)判断其好坏,并将结果记入表3-1表3-1输入端输出端电位(V)状态01图a 图b 图c3. 观察非门对脉冲的控制作用。图a为CD4069的一个非门,如图b,将多功能信号发生器输出的f=1KHz的连续脉冲送入非门输入端,用示波器观察输出波形、输入波形,并比较一下它们的

11、相位关系,将其记录于图c,图d中。四集电极开路(OC)逻辑门电路的应用一. 实验目的1. 掌握TTL(OC)门电路的逻辑功能及其应用。2. 深入了解集电极负载电阻RL对OC门电路的影响。3. 掌握OC电路“线与”功能。二. 实验设备1. TX083306 非门实验板(74LS05)2. TX053118 直流电压表3. TX053129 多功能信号发生器4. 示波器5. TX083307与或非、与或电平输出实验板三. 实验内容1.集电极电阻RL对OC电路的影响。见图4-1.调节RW,先使OC门“线与”输出高电平UOH=3.5V,断电后用万用表测得RL=RWmax;再使OC电路输出低电平UOL=

12、0.3V,断电后用万用测得RL=RLmin,将测试结果记入表4-1。表4-1UOH=3.5VRL=RWmaxx=UOL=0.3VRL=RWmin =五集成逻辑电路的连接和驱动一. 实验目的1. 了解TTL,CMOS集成电路输入与输出特性。2. 了解集成逻辑电路相互连接时应遵守的规则及实际连接方法。二. 实验设备1. TX0833 19电源板15V,+5V2. TX0833 07与或非、与或电平输出实验板3. TX0531 18直流电压表4. TX0833 09与-与门实验板(74LS002)5. TX0833 06非门实验板(CD40691)三. 实验内容1.测试TTL集成电路74LS00的输

13、出特性,按图5-1a,图5-1b所示电路连接好,进行输出特性测试。2.测试CMOS集成电路CD4069的输出特性。参考图5-1a,图5-1b所示的测试电路,但将R换为470,RW换为4.7K,高电平应4.6V,低电平仍0.4V。3.TTL电路驱动CMOS电路,如图5-2,用74LS00的一个与非门驱动CD4069的六个门,测量接R与不接R时的的逻辑功能及74LS00所输出高、低电平。请做好记录。4.CMOS集成电路驱动TTL电路,被驱动的2片74LS00的八个门并联,见图5-3。观察CD4069的输出电平和74LS00的输出逻辑功能,并将其记录下来。5.将CMOS集成电路CD4069的六个门并

14、联(输入并联,输出并联),如图5-4。分别观察CMOS集成电路CD4069的输入输出逻辑功能,并记录之。六组合逻辑电路实验一. 实验目的1. 掌握组合逻辑电路的分析方法与测试方法。2. 了解组合逻辑电路的竞争冒险现象及其消除方法。二. 实验设备1. TX0833 19电源板(+5V)2. TX0531 29多功能信号发生器3. TX0833 07与或非、与或电平输出实验板4. TX0833 09与-与非门实验板(74LS00)5. TX0833 10异或-异或非实验板(74LS86)三. 实验内容1.分析测试半加器的逻辑功能。(1) 写出图6-1的逻辑表达式。(2)根据表达式列出真值表,并画出

15、卡诺图看其能否简化。表6-1ABZ1Z2Z3SC00011011(3)据图6-1,A、B接与或非、与或电平输出实验板输出,S、C接至逻辑电平显示输入,按下表要求进行逻辑状态的测试,将测试结果记入表6-2中,并与表6-1进行比较,看看两者是否一致。表6-2ABSC000110112.分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。分析、测试的方法同1(1)(3)项,将测试结果记入自拟表中,并验证逻辑功能。3.分析、测试由与非门74LS00组成的全加器的逻辑电路。表6-3AiBiCi-1SX1X2X3SiCi000010100110001011101111根据上面的真值表画

16、出函数Si,Ci的卡诺图据图6-3,Ai、Bi、Ci-1接与或非、与或电平输出实验板输出,Si、Ci接至逻辑电平显示输入,按下表要求进行状态测试,将测试结果记入表6-4中,并与表6-3进行比较,看看两者是否一致。表6-4AiBiCi-1SiCi0000101001100010111011114.分析、测试用异或门、或非门和非门组成的全加器逻辑电路,根据全加器的逻辑表达式。全加和Si=AiBiCi-1进位Ci=(AiBi)Ci-1+ AiBi由此可知,一位全加器可以用两个半加器和两个与门一个或门组成。(1) 用上述门电路来实现全加器逻辑电路。(2) 画出原理图,测试其逻辑状态,并将结果记入自拟的

17、表格中,然后判断测试是否正确。七组合逻辑电路的设计与测试一. 实验目的掌握组合逻辑电路的设计与测试方法。二. 实验设备1. TX0833 19电源板(+5V)2. TX0833 07与或非、与或电平输出实验板3. TX0833 09与-与非门实验板(74LS00)4. TX0833 18 LED七段码显示器三. 实验内容1.设计一个四人无弃权表决电路(多路赞成则提案通过),本电路的设计要求选用二输入四与非门来实现(74LS00),最后要测试电路的逻辑功能,使电路达到设计要求。2.掌握如下设计组合逻辑电路的一般步骤。(1)按设计任务,列出真值表;(2)用卡诺图或布尔代数简化,求出最简的逻辑表达式

18、;(3)按(2)求出的逻辑表达式画出逻辑图,并选用标准的集成门电路来构成电路。(4)测试电路的逻辑功能,以验证设计的正确性。3.设计示例用“与非门”设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端为“1”。(1)列真值表7-1,见表7-1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111(2)用卡诺图进行化简表7-2DABC000111100001111111101(3)由(2)得出逻辑表达式Z,并将其简化成“与非”的形式。(4)由(3)最简的逻辑表达式,画出逻

19、辑图,再用标准集成门电路构成实用电路。八BCD码/七段码译码器及七段码管的应用一、实验目的1. 掌握TTL、CMOS、BCD码/七段码译码器集成电路的逻辑功能和使用方法。2. 熟悉七段LED数码管与BCD码/七段码译码器集成电路的配接及其工作原理。二、实验设备1. TX083319电源板(+5V)2. TX083307与或非、与或电平输出实验板3. TX083311 译码器实验板(74LS2482或CD45112)4. TX083318LED七段码显示器三、实验内容1. BCD码/七段码译码器(74LS248或CD4511)逻辑调试。按表8-1逐项测试译码器的逻辑功能。2. 连接七段LED数码

20、管显示器,显示译码结果,并与测试结果对照。表8-1 BCD码/七段码译码器逻辑功能表1:(H)高电平;0:(L)低电平数字输入端(BCD码)输出端(七段码)LTB1DCBAabcdefgRBO00000111111011100010110000112001011011011130011111100111401000110011115010110110111160110101111111701111110000118100011111111191001111101111四、实验参考框图七段LED数码管显示器(共阴)九集成触发器及其应用一、 实验目的 1深入了解基本RS,JK,D和T触发器的逻辑功

21、能。 2掌握集成触发器的使用和逻辑功能的测试方法。 3熟悉触发器之间相互转换的方法。二、实验设备 1.TX0833 19电源实验板 2.双踪示波器3.TX0833 07与或非、与或电平输出实验板4.TX0833 15 RS,D,JK触发器实验板5.TX0833 18 LED七段码显示器三、实验内容1测试基本RS触发器的逻辑功能。按图9-1所示的逻辑电路联接好,测一下Q和端的逻辑状态,并将其结果记入表9-1中。R:直接复位端,R=1,Q=0;S:直接置位端,S=1,Q=1。2测试双J-K触发器74LS73逻辑功能。按表9-2的要求改变J,K,CK端状态,观察Q、状态变化,另外再仔细观察触发器状态

22、,即Q、的翻转是否发生在CK脉冲的下降沿(即CP由1跳变为0)将其记录之。表9-1 基本RS触发器的功能测试RSQ11 00 11 010 100将K触发器的J、K端连在一起,构成一个T触发器,在T触发器的CK端输入连续脉冲,用双踪示波器观察CK、Q、端的波形,注意它们之间的相位与时间的关系,将它们的关系曲线描绘下来。请参见图9-2a、9-2b。通过JK触发器的实验,通过完成表9-2,JK触发器的逻辑功能真值填好,加深理解JK触发器的状态议程和T触发器的状态方程(或)。表9-2 JK触发器的逻辑功能JKCPQQ 00 0-1 1-0 *01 0-1 1-0 *10 0-1 1-0 *11 0-

23、1 1-0 *注:带“*”为CP输入信号的下降沿(或后沿),特别注意此时Q和状态要发生变化,这是JK触发器的特点,故称JK触发器为后沿触发器。3.测试D触发器74LS74的逻辑功能。具体测试过程请参考“2”JK触发器的测试过程,用测试结果来完成表9-3中的D触发器逻辑功能真值填写。表9-3DCPQ001 10 101 10 D触发器的状态议程: =4.触发器之间的相互转换(1) JK触发器转换为T,T(反转触发器)触发器。(2) JK触发器转换成D触发(3) D触发器转换成T触发器,这种电路较为广泛地应用于计数电路中。十计数器及其应用一、 实验目的1 了解集成电路计数器的逻辑功能。2 学会集成

24、电路计数器的使用方法。3 学会测试集成电路计数器的逻辑功能。二、实验设备1 TX083319电源板(+5V、单脉冲)2 双踪示波器3 TX0833 11译码器实验板4 TX083307与或非、与或电平输出实验板5 TX083318LED七段码显示器6 TX083317二、十进制计数器实验板三、实验内容 1测试74LS168四位十进制同步计数器的逻辑功能。TX083317 二、十进制计数器实验板的核心部分为两片计数器集成电路。一片为74LS168;一片为74LS169。将TX083307、TX083317、TX083318用连接导线连接起来。74LS168的数据输入端A,B,C,D分别接TX08

25、3307的与或非、与或电平输出实验板,而74LS168的数据输出端QA,QB,QC,QD分别接TX083318译码器的输入端口。计数脉冲由单次脉冲源提供,按表10-1逐项验证判断74LS168的逻辑功能。表10-1EPETCPQ0予置100加计数100减计数11保持11保持2.予置后,送入10个单脉冲,观察输出状态变化是否发生在CP时钟脉冲的上升沿。(加计数)3.同2,进行减计数实验,按表10-1逐项验证进行减计数的各项条件。4.参考测试74LS168的情况,测试74LS169的逻辑功能,将测试结果记入表10-2中。表10-2EPETCPQ5. 请大家自行设计一个两位十进制加法计数器,进行00-99累加计数,输入连续计数脉冲进行加法计数实验。十一移位寄存器实验一、 实验目的1. 了解集成电路移位寄存器的逻辑功能。2. 掌握集成电路移位寄存器的使用方法。二、实验设备1 TX0833 19电源板(+5V及单次脉冲)2 TX0833 07与或非、与或电平输出实验板3 TX0833 16双向移位寄存器实

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1