数字电子钟电路PLC设计.docx

1、数字电子钟电路PLC设计湘潭大学毕业设计说明书题 目： 数字电子钟电路PLC的设计学 院：职业技术学院 专 业：机电一体化技术 学 号：201392021 姓 名：楚* 指导教师：李敏* 完成日期： 湘 潭 大 学毕业设计任务书设计题目： 学号： 姓名： 专业： 指导教师： 系主任： 一、主要内容及基本要求1：数字电子时钟电路的背景和意义 2： 数字电子钟电路的系统设计 3： 数字钟原理图所需原件的作用 二、重点研究的问题 三、进度安排序号各阶段完成的内容完成时间12345678四、应收集的资料及主要参考文献 湘 潭 大 学毕业设计评阅表学号 姓名 专业 毕业设计题目： 评价项目评 价 内 容

2、选题1.是否符合培养目标，体现学科、专业特点和教学计划的基本要求，达到综合训练的目的；2.难度、份量是否适当；3.是否与生产、科研、社会等实际相结合。能力1.是否有查阅文献、综合归纳资料的能力；2.是否有综合运用知识的能力；3.是否具备研究方案的设计能力、研究方法和手段的运用能力；4.是否具备一定的外文与计算机应用能力；5.工科是否有经济分析能力。设计质量1.立论是否正确，论述是否充分，结构是否严谨合理；实验是否正确，设计、计算、分析处理是否科学；技术用语是否准确，符号是否统一，图表图纸是否完备、整洁、正确，引文是否规范；2.文字是否通顺，有无观点提炼，综合概括能力如何；3.有无理论价值或实际

3、应用价值，有无创新之处。综合评 价评阅人： 年 月 日 湘 潭 大 学 毕业设计鉴定意见 学号： 姓名： 专业： 毕业设计说明书 页 图 表 张设计题目： 内容提要： 数字电子钟电路PLC的设计摘要现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。数码管显示的时间简单明了而且读数快、时间准确显示到秒。而机械式的依赖于晶体震荡器，可能会导致误差。数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、稳定度远远超过老

4、式机械钟。在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用32768MHz的晶振产生振荡脉冲，定时器计数。在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。数字钟是其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。关键字：数字钟 晶振 计数前言集成电路是信息产业和高新技术的核心，是推动国民经济和社会信息化的关键技术。集成电路的产业规模和技术水平已成为国家综合国力的一个重要标志.集成电路有体积小、功耗小、功能多等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常

5、用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、星期计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒及一星期七天的显示并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如74LS160、CD4518，译码集成电路，例如74ls48，L

6、ED数码管，分频器电路，例如CD4060，及各种门电路和基本的触发器等，很适合在日常生活中使用。1.设计任务设计一种多功能数字钟，该数字钟具有准确计时，以数字形式显示时、分、秒的时间和校时功能。在电路中，基本功能部分由主体电路实现，它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。任务：（1）巩固和提高学过的基础理论和专业知识；（2）提高运用所学专业知识进行独立思考和综合分析、解决实际问题的能力；（3）培养掌握正确的思维方法和利用软件和硬件解

7、决实际问题的基本技能；（4）增强对实际电路的认识，掌握分析处理方法，进行试、计算等基本技能的训练，使之具有一定程度的实际工作能力。（5）掌握科研、资料查询的基本方法以及获取新知识的能力。（6）促使我们学习和获取新知识，掌握自我学习的能力。（7）通过参与实际工作，使我们了解社会和工作，具备一定的实际工作能力（8）通过设计数字电子钟，了解电子钟的工作原理和内部构造基本要求:（1）时间计数器电路采用24进制，从00开始到23后再回到00；（2）各用2位数码管显示时、分、秒；（3）为了保证计时的稳定及准确，由晶体振荡器提供时间基准信号.2.设计方案的选择与论证1.方案设计一个基本的数字钟电路主要由译码

8、显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。方案一：首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。 方案二：首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS160采用清零法分别组成六十进

9、制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用74LS48为驱动器， Dpy Green-CC数码管作为显示器。方案三：用专用集成电路设计的秒表&时钟电路。应用时钟芯片可以驱动6位的7段发光二极管显示时间。主要特点是：电路设计容易，计时精确，但成本较高。2.方案论证方案一、方案二和方案三都很正确，但是方案一由555定时器构成的多谐振荡器的震荡频率没有方案二中由石英晶体振荡器的震荡频

10、率稳定，而数字钟要求每天计时误差不超过1s，故方案二比方案一好，另外，方案二所用的元件易于采购，成本也不高，而方案三成本较高。所以选用方案二。3.系统原理数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。图1 原理框图 晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号。分频器电路：分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进

11、行计数。分频器实际上也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。4.单元电路的设计数字电子钟的设计方法很多种，例如，可用中

12、小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。4.1 振荡电路振荡电路由石英晶体振荡器和分频器产生 1Hz时钟脉冲，下面对石英晶体振荡器和分频器两部分进行介绍。（1）石英晶体振荡器石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。（2）分频器分频器的作

13、用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要一是产生标准脉冲信号.在此电路中作为分频器的元件是:CD4518。CD4518的功能表如下输入输出CKCREN上升沿LH加计数LL上升沿加计数下降沿LX保 持XL上升沿上升沿LLHL下降沿XLX全为L表1:CD4518的功能表 振荡器和分频器两部分构成振荡电路，它的电路图如图2所示。图2晶体振荡器构成的秒脉冲电路工作原理：如上图所示，电路由14级二进制串行计数器CD4060和晶体、电阻、电容及BCD同步加法计数器CD4518构成。电路中利用CD4060组成两部分电路。一部分是14级分频器，其最高

14、分频数为16384;另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。震荡器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2 CD4518构成的二分频器，分频后在输出端Q1上得到秒基准脉冲.4.2 计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求

15、，时个位和时十位计数器为24进制计数器。有了时间标准“秒”信号后，就可以根据“60秒为1分”、“60分为1小时”、“24小时为1天”的计数周期，分别组成。将这些计数器适当连接，就可以实现“秒”、“分”、“时”、的计时功能。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。秒分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用集成计数器74LS160。为十进制计数器，当时进行十进制计数；当时，完成预置数码功能。用于“秒钟、分钟、时钟”的个位计数时，不需作任何改进。但用于“秒钟

16、、分钟”的十位计数时，必须逢“”（即0110）进且清零，用于“时钟”计数时，必须逢“”（即0010 0100）清零。下面将分别介绍60进制计数器和24进制小时计数器。 4.2.1 60进制计数器首先将两片74LS160设置成十进制加法计数器。因为MR为同步置数控制端，PE为异步置零控制端,CET和CEP为计数控制端P0P3为并行数据输入端Q0Q3为输出端CO为进位输出端将CET和CEP接高电平。将第一片74ls160计数器的进位输出TC接到第二片74LS160计数器的技术控制端CET和CEP.这样两片计数器最大可实现一百进制的计数器，现要设计一个六十进制的计数器可利用异步置零的方法实现，由于7

17、4LS160属于异步置数，故当计数器输出“2Q3Q2Q1Q0、1Q3Q2Q1Q0=0110、0000时，通过与非门电路形成一置数脉冲，使计数器归零。电路图如下所示 图3 60进制计数器电路4.2.2 24计数器电路 （1） 电路如图4所 示图4 24计数器电路（二）电路的工作原理同理，要设计一个二十四进制的计数器可利用异步置零的方法实现，由于74LS160属于异步置数，当计数器输出“2Q3Q2Q1Q0、1Q3Q2Q1Q0=0010、0100时，通过与非门电路形成一置数脉冲，使计数器归零。4.3校时电路（一）电路如图5 所示图5 校时电路（二）电路的工作原理当重新接通电源或走时出现误差时都需要对

18、时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。本校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如

19、图5所示，当开关打不按时其一端接的是高电平，因此当通过一个与门和非门之后其输出的是低电平，因此当信号来临时其处于正常计数状态，当开关向下按是其接的是低电平，当产生的1HZ的电路输出低电平的时候通过与门和非门之后其输入的是高电平，因此对电路校时或校分时，对开关的状态进行消除抖动处理。4.4 译码与显示电路（一）电路如图6所示图6译码与显示电路（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用来显示计时模块输出的结果。图7计数译码显示电路方框图（三）对电路中

20、的主要元件及功能介绍（1）译码器74LS48译码器是一个较少输入、较多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图15。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT

21、可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。4.5报时电路电路应在整点前整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号，从而产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，当59分59秒来临时，经过一秒钟的报时达到整点。图8 报时电路

22、5.整体电路一个基本的数字钟电路系统主要有秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现组成一个输出1秒的标准秒脉冲,将标准秒信号送入“秒计数器” 。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。电源原理图为：图9电源电路本电源的纹波电压很小，为0.001V,有时甚至为0V。满足需要。能向总体电路提供电源总体功能实现图：能显示时、分、秒的时间；小时的计数为“24翻1”，分和秒的计时为60进位；能够校时、分;整点报时。5.

23、1 电路总图图10数字钟电路5.2元器件列表表三：元器件列表名称型号大小个数电容瓷片20p，100p1整流二极管IN40071数码管共阴6蜂鸣器无源1三极管2N39061电阻RES21M,10K，47044开关单刀双掷4驱动器DM74LS48N6计数器DM74LS160AMcd4518CD4060BCM8反相器DM74LS04M1M74HC08B1RM74HC08B1R1晶振12M1总结毕业设计完成了，在这个过程中我学到了很多东西。首先我要感谢我的指导老师姚卫华老师，他在我完成论文的过程中，给予了我很大的帮助。在论文开始的初期，我对于论文的结构以及文献选取等方面都有很多问题，整体构思不是很明确

24、，段落层次也不是很清晰，老师详细给我分析论文的写作过程，从论文的题目，论文的内容，论文的脉络，都给我详细的指导。在我论文的进展过程中，老师也及时给我解决疑惑，并且监督我论文的进展过程，非常感谢！但是惭愧的是，我没有及时完成任务，论文也时有偏差出现，经过了曲折的过程，老师也耐心的给我激励，非常感谢!我想，毕业论文的过程不仅仅是一个完成一篇论文的过程，而是一个端正态度的过程，是总结大学三年的一个过程，是在踏入社会前的历练过程。这个过程将使我受益匪浅！参考文献1康华光.电子技术基础.数字部分 北京:高等教育出版社,20002顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999 3陈小虎.电工实习（I）.北京:中国电力出版社，19964焦辎厚.电子工艺实习教程.哈尔滨:哈尔滨工业大学出版社,19935陈 坚.电力电子学M.北京:高等教育出版社,20026宋春荣.通用集成电路速查手册.山东科学技术出版社,1995吗7高吉祥.电子技术基础实验与课程设计.电子工业出版社,20028吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,20019谢自美.电子线路设计、实验、测试.华中理工大学出版社,200010王琉银.脉冲与数字电路.高等教育出版，198511美M.Morris Mano.Digital Design.北京:高等教育出版社,2002