软件无线电接收机设计实例.docx

1、软件无线电接收机设计实例本章重点通过实例介绍TI TMS320C6713 DSP在软件无线电接收机设计中的应用。其中，首先简要阐明了软件无线电的概念、特点、核心思想及其关键技术；然后介绍软件无线电的结构；第三节设计了基于高速AD AD6640、数字下变频器AD6620、DSP TMS320C6713的软件无线电接收机硬件结构；最后介绍软件无线电接收机中的DSP的软件程序编写、软件无线电接收机调试方法及实验结果分析。1软件无线电概述软件无线电是一种以现代通信理论为基础，以数字信号处理为核心，以微电子技术为支撑的无线通信体系结构。移动通信的最终目标是实现任何人可以在任何地点、任何时间与其他任何人进

2、行任何方式的通信，软件无线电就是实现这一日标的关键技术，并且代表着未来移动通信的发展方向。软件无线电就是将模块化、标准化的硬件单元以总线方式连接构成通用的硬件平台，并通过软件加载实现各种无线电通信功能的一种开放式体系结构。软件无线电的天键思想是将AD、DA尽可能靠近天线和用软件来完成尽可能多的无线电功能。 将软件无线电技术应用于移动通信领域，设想不需要为每一种新的通信体制重新建网、更换设备，只需在各个基站中建立统一的硬件平台，然后不论现有的各种通信体制和标准如何改革，都可以以软件升级的方式更新换代。需要更新的软件可以通过统一的软件提供商来供给。使用这样一种理想的软件无线电概念既节省了重新建设移

3、动通信网络的费用，又缩短了研究到应用的周期。意义 软件无线电的主要特点可以归纳如下： (1)灵活性。软件无线电可以通过增加软件模块，很容易增加新的功能。可以和其他任何电台进行通信，并可以作为其他电台的射频中继，还可以通过无线加载来改变软件模块或更新软件。 (2)开放性。软件无线电采用了标准化、模块化的结构，其硬件可以不断发展或扩展，软件也可以随需要而不断升级。软件无线电即能和新的体制电台通信，又能与旧的体制电台兼容。软件无线电已经成为第二代移动通信系统的关键技术。软件无线电技术可以解决多种通信标准及频谱拥挤的问题，以达到多种通信频段、多种信道调制及多种数据格式的互操作性。第三代移动通信系统具有

4、多模、多频段、多用户的特点，面对多种移动通信标准，采用软件无线电技术对于在未来移动通信网络上实现多模、多频率、不问断业务能力方面将发挥重大作用，如基站可以承载不同的软件来适应不同的标准，而不用对硬件平台改动；基站间可以由软件算法协调，动态地分配信道与容量，网络负荷可自适应；移动台可以自动检测接入的信号，以接入不同的网络且能适应不同的接收时间要求。软件无线电是近年来发展起来的新技术，虽然对它的研究理论上趋于成熟，但是具体实现环节上许多技术问题还需要解决。其中的关键技术概括：(1)开放式总线结构及实现。软件无线电的一个重要特点是其开放性，这主要体现在软件无线电所采用的开放式标准化总线结构上，只有采

5、用先进的标准化总线，软件无线电才能发挥其适应性广、升级换代方便等特点。由于软件无线电的研制国内外部起步不久，在研制开发过程中，必须逐步形成标准化的硬件平台和软件平台，而标准化总线是构筑上述两个平台的奠基石，现有的软件无线电研究和实验系统中一般采用双总线结构，即：控制总线和高速数据总线。控制总线结构如VME总线、PCI总线等，尽可能采用现有的工业标准，以便于利用已有的软件及硬件平台，加快开发速度。高速数据总线结构则是软件无线电体系结构的软件，目前还没有形成标准，世界各国都在努力研究，以期得到适合软件无线电高速数据处理的总线结构标准。(2)智能天线技术。天线部分是软件无线电不可替代的硬件出入口，只

6、能靠硬件本身来完成，不能用软件加载来实现其全部功能。但是软件无线电由于其具有智能的、可编程的数字信号处理核心，所以可以充分利用这一优势，对固定天线接收下来的信号进行优化组合，达到提高信噪比、抑制同信道干扰、增大系统容量的目的。固定天线与数字信号处理核心的结合，构成了可以动态配置的天线特性，即智能天线。软件无线电这部分的要求包括：无线能覆盖所有的工作频段；能用程序加载的方法对功能及参数进行设置。(3)高速AD技术。软件无线电对AD要求是非常高的。对它们的要求主要包括采样速率和采样精度。采样速率主要由信号带宽决定，因为软件无线电系统的接收信号带宽较宽，而采样速率一般要求大于信号带宽的2.5倍，因此

7、采样率较高；采样精度要求在80dB的动态范围内不能低于12位。除了进一步提高器件性能外，还可采取多个ADC并联使用的方法。(4)数字下变频技术。数字下变频(DDC，Digital Down Converter)是AD后首先要完成的处理工作，包括数字下变频、滤波和二次采样，是系统中的数字处理运算量最大的部分，也是最难完成的部分。(5)高速数字信号处理技术。高速数字信号处理部分主要完成基带处理、调制解调、比特流处理和编译码等工作。这部分工作用高速数字信号处理器(DSP)完成，这是软件无线电的一个核心部件，但也是一个主要瓶颈。单路数字语音编译码，调制解调能用单个DSP实现。当单个DSP处理能力不足时

8、，可采用多个DSP芯片并行处理提高运算能力。(6)信令处珲技术。在现代的移动通信系统中，信令部分已经是用软件完成的，软件无线电的任务是将通信协议及软件标准化、通用化和模块化。无线接入是无线通信的重要内容，其协议的主体是公共空间接口，目前已经形成许多不同的标准。因此，当用软件无线电实现多模互联时，使用通用信令处理是必要的。这就需要把现有的各种无线信令按软件无线电的要求划分成几个标准的层次，开发出标准的信令模块，研究通用的信令框架。2软件无线电结构软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托，通过加载软件来实现各种无线电功能，从基于硬件、面向用途的电台设计方法中解放出来。功能的软

9、件化势必要求减少功能单一、灵活性差的硬件电路，尤其减少模拟环节，把数字处理(AD、DA)尽可能靠近大线。软件无线电主要由三部分组成，即射频处理(含天线)前端；高速AD、DIA；数字信号处理(DSP)。2.1 理想的软件无线电结构 软件无线电的核心思想是将AD、DA尽可能地靠近天线，尽早地将天线接收下来的模拟信号数字化，DSP对AD转换后的数字信号进行同步提取(载波恢复、时钟恢复和帧同步)、信号调制样式的自动识别、信道解码、信源解码、信号特征提取(解调)。理想的软件无线电结构如图5-l所示，其中接收机部分是对天线接收到的射频信号直接进行全宽带AD转换，转换后的高速数据流送DSP处理，最后由窄带D

10、A转换为语音、数据或者图像输出。然而，这样不但目前AD器件采样率、输入带宽无法满足所述软件无线电结构要求，而且后续的DSP也无法实时处理大量的高速数据流，所以这是一种理想的软件无线电结构。2.2 实际可行的软件无线电接收机结构由于AD器件的限制和DSP的瓶颈，目前设计软件无线电接收机的折衷方案是：一方面把射频信号通过混频搬移到中频再带通采样，使得AD采样率、输入带宽满足系统要求；另一方面是在DSP前加数字下变频器。软件无线电接收机在中频接收下来的是系统的整个频段，而对于一个通信用户而言只占用一个很窄的信道，如TACS系统中，系统频段为15MHz，而信道只占25kHz。同样，GSM系统中整个系统

11、频带为25MHz，而信道带宽为200kHz，其系统频段与信道带宽关系如图5-2所示。所以，对中频宽带信号AD采样后可以实行信道分离，这样就只需处理某一信道数据了。另外，中频数字化后产生的大量数据流如果直接送DSP处理，将给DSP带来巨大的运算压力。如中频为50MHz，AD Nyquist采样速率为100MHz，而DSP每处理一个采样信号，大约需要100次运算，那么总共需要的运算速率为100100=104MOPS(Million OperationsPer Second)。这样高的运算速率，目前DSP芯片还难以达到。数字下变频器(Digital DownConverter)正是一种解决以上问题的

12、可编程器件，它一方面从包含所有信道的宽带信号中分别提取需要的窄带信号；另一方面，对分离出的窄带信号再进行信号抽取、滤波，降低频率，便于后续的DSP处理。目前实际可行的软件无线电接收机结构如图5-3所示。天线接收下来的射频信号先经过混频器混频到中频，再通过带通滤波器后由宽带高速AD带通采样，采样后的高速数据流由数字下变频器信道选择、频率抽取后送由DSP实时处理。3软件无线电接收机硬件设计软件无线电接收机主要包括高速AD部分设计，数字下变频部分设计和基带数字信号处理部分设计。本节针对以上3个部分分别介绍高速ADC AD6640，数字下变频器AD6620，高速DSP TMS320C6713的工作原理

13、及其在中频软件无线电接收机子系统中的应用。3.1高速AD部分设计软件无线屯的核心思想之一就是要将ADC、DAC尽可能地靠近天线。这就给ADC的采样率、采样精度、动态范围等特征提出了很高的要求。ADC的特性指标包括采样率、采样精度、信噪比(SNR，SignalNoise Rate)、无寄生动态范围(SFDR，Spurious-Free Dynamic Range)、模拟输入带宽及功耗等。对高速应用来说，ADC动态特性是非常重要的，而SNR和SDDR是能够比较准确地衡量ADC动态特性的重要参数。AD6640就是这样一款高性能的高速ADC芯片。AD6640采样率可达65MHz；12位精度；有着80d

14、B无寄生动态范围；全功率模拟输入带宽为70MHz；3.3V或5V CMOS兼容输出；二进制补码格式输出。典型应用包括CellularPCS基站；多通道多模式接收机；GPS抗干扰接收机；通信接收机；相控阵接收机等。AD6640功能方框图如图5-4所示。AD6640采用的是两级子区式转换结构，这种设计既保证了所需的转换精度和转换速度，又降低了功耗，同时也减小了模片尺寸。从图5-4中可以看出，AD6640的模拟信号输入方式为差分结构，模拟信号首先经过缓冲，然后进入第一个采样保持器(THl)。当采样时钟为高时，THl进入保持状态。THl的保持值作为粗6位ADC(ADCl)的输入，其输出用于驱动一个6位

15、DA转换器(DACl)。如将延迟的模拟信号与DACl的输出相减，则可在保持器TH3的输入端产生剩余信号。保持器TH2的作用是为ADCl数字延迟后的一个模拟信道延迟进行补偿。将ADCl和ADC2相加，并将修正后的结果传至数字误差校正单元，便可以输出最终的12位模数转换结果。3.2数字下变频部分设计中频宽带信号经过AD6640带通采样后，接下来面临的问题是对极大量数据流的处理。由于DSP的处理瓶颈，软件无线电接收机中引入数字下变频器，一方面足将包含所有信道的宽带信号进行分离出某一用户窄带信道；另一方面对分离出的某一用户信道信号抽取、滤波，降低数据速率后南DSP实时处理。Analog Device公

16、司推出的AD6620就是一款能很好地完成以上任务的数字下变频器。AD6620采用了信号多级抽取理论，数字混频正交变换理论，使用了级联积分梳状滤波，是一款高性能的可编程数字下变频器。AD6620将中频数字信号搬移到基带，实现数字下变频、抽取、低通滤波等功能。单通道实数输入信号最高频率达67msps：单通道复数输入信号或分集信道实数输入信号最高频率达33.5msps。AD6620典型应用包括软件无线电接收机、基站收发信机(AMPS、TDMA、GSM和CDMA等)。AD6620功能方框图如图5-5所示。AD6620是一个数字信号接收处理芯片，内部由4个串取处理单元组成，分别是：频率变换单元、二级固定

17、系数积分梳状滤波抽取滤波器(CIC2)、五级固定系数积分梳妆滤波抽取滤波器(CIC5)和一个系数可编程的RAM系数滤波器(RCF)单元。其中，频率变换器的作用是实现数字下变频，将巾频信号搬移到基带；抽取滤波器的作用是降低数据率，获得能够为DSP处理的较低速率数据流；RAlVl系数滤波器设计的目的是尽可能使低通目标信号通过，并抑制带外干扰信号。AD6620输入的数据可以是实数和复数。如果输入的是实数，AD6620可以工作在单通道或分集信道模式。分集信道模式(Diversity Channel Real)，典型的应用在分集接收机(DiversityReceiver)。频率转换单元由一个32位的复数

18、数控振荡器实现，输入这郜分的实数分为同相(I)和正相(Q)信号。复数数控振荡器实现信号由中频到基带的搬移。频率转换单元之后是二级固定系数，积分梳妆滤波器(CIC2)，抽取率是216，这部分数据的输入速率等于输入数据率samp，CIC2的输出数据率samp2由CIC2的抽取率MCIC2决定，即samp2=samp/MCIC2。CIC2之后是五级固定系数，积分滤波器(CIC5)，抽取率是132。CIC5的输出数据率samp5,由CIC2的抽取率MCIC2和CIC5的抽取率Mcic5决定，即samp5=sap/(MCIC2MCIC5)。滤波器CIC2和CIC5的响应由抽取率定义，目的是降低数据速率，

19、使得后续的RAM系数滤波器(RCF)每次输出能运算更多的阶数。RCF滤波器是20位系数。抽取率可编程的积和(sum-of-product)滤波器，抽取率是132，最大能处埋256阶。AD6620的整个滤波器响应部分包括以上3个级联的抽取滤波器CIC2、CIC5、RCF。每个连续的滤波器都能使带宽变窄。在第一部分更多地抽取将减少整个抽取阶段耗费的资源。数据最后通过并行口或者串行口输出。3.3 DSP部分设计高速数字信号处理部分是软件无线电的核心，它要完成全部基带处理功能，如信号检测、同步获取、解调等基本功能，还要完成加密、纠错、均衡、信号环境评估、信道接入控制、网络管理等功能。软件无线电接收机中

20、选用TI公司推出的目前最先进的浮点DSPTMS320C6713。 TMS320C6713内有8个并行的处理单元，分为相同的两组。其体系结构采用超K指令字(VLIW，VelociTM Advanced Very Long Instruction Word)结构，甲指令长 32位，8个指令组成一个指令包，总共字长为832=256位。芯片内部设置了专门的指令分配模块，可以将每个256位的指令包同时分配到8个处理单元，并由8个单元同时运行。芯片的最高时钟频率达225MHz，这是通过片内锁相环路(PLL)将输入时钟倍频后获得的。当芯片内部8个处理单元同时运行时，其最大处理能力可以达到1800MIPS。T

21、MS320C6713功能及CPU方框图如图5-6所示。TMS320C6713的8个独立的功能单元中有两个乘法器(32位结果)和6个算术逻辑单元(32位40位)。它采用加载存储(loadstore)体系结构，数据在多处理器之间传输依靠32位通用寄存器。TMS320C6713的指令集可以进行字节寻址，获得8位16位32位数据，因此存储器可以得到充分的利用。指令集中有位操作指令，包括位域抽取、设置、清除，以及位计数、归一化等。所有的指令都是条件执行指令，可以根据某种条件决定是否执行。TMS320C6713的存储器寻址空间为32位，其中芯片内部集成了17Mb片内SRAM。片内RAM分为两块：一是内部程

22、序Cache存储器，采用了LlP/L2两级缓冲结构；二是内部数据Cache存储器，分为两路，也采用了LIDL2两级缓冲结构。32位外部存储器接口包括直接同步存储器接口，可以和同步动态存储器(SDRAM)、同步突发式静态存储器(SBSRAM)连接，主要用于大容量高速存储：还包括直接异步存储器接口，可与静态存取器(SRAM)、只读存取器(EPROM)连接，主要用于小容量数据存储和程序存储：还有直接外部控制接口，可与先进先出寄存器(FIFO)连接，这是控制接口线最少的方式。因此TMS320C6713可以配置不同速度、不同容量、不同复杂程度的存储器。 TMS320C6713还包含丰富的片上外设，包括：

23、16通道增强型直接存储器存取协处理器，用于控制数据的EDMA传输；16位主机端口接口，可以将TMS320C6713配置为宿主机的DSP加速器；两个多通道音频串行口，便于音频信号的输入输出处理；两个多通道串行缓冲口，便十DSP和外设串行通信；两个32位通用定时器；16引脚的通用I/O口(可设置外部中断源)；两个I2C总线；灵活的锁相环路时钟发生器(4、5、25；1、2、32)，可以对输入时钟进行不同的倍频和分频。此外，芯片内部还有基于IEEE-1149.1标准的边际扫描接口(JTAG)，可用于芯片的自检和开发。3.4软件无线电接收机系统设计根据4.2.2节介绍的实际可行的软件无线电接收机结构，设

24、计基于高速AD-AD6640、数字下变频器AD6620、高速浮点DSP TMS320C6713的单通道软件无线电接收机，其结构框图如图5-7所示，其原理图如图5-8所示。中频软件无线电接收机中高速ADC AD6640对中频宽带信号采样量化。数字下变频器并行接收AD6640并行输出的高速数据流，对其进行正交基带变换，即下变频、多级抽取、滤波。高速浮点DSP TMS320C6713通过多通道缓冲串行口(McBSP)同步串行接收基带正交信号I、Q，并对接收的信号进行正交解调处理。软件无线电接收机中，AD6620接收AD6640并行输出的12位高速数据信号，并通过使用相同的外部时钟同步。DSP和AD6

25、620按串行通信(PARSER=0)的方式连接，AD6620工作地主模式(SBM=1)，向TMS320C6713的多通道缓冲串行口McBSPl发送时钟同步信号(SCLKCLKRl)，帧同步信号(SDFSFSRl)，McBSPl同步接收AD6620发送的数据(SDODRl)。另外，软件无线电接收机中AD6620内部参数由PC通过IEEE1284标准并行端口设置。4软件无线电接收机软件设计软件无线电的核心思想之一就是用软件实现尽可能多的无线电硬件功能。本节重点介绍软件无线电接收机中 TMS320C6713 DSP和数字下变频器AD6620之间的接口程序设计和信号解调算法的DSP程序实现，DSPBI

26、OS实时操作系统嵌入数据传输和数据处理线程，构建DSP应用的程序结构。此外，本节还介绍了软件无线电接收机中的高效数字滤波及其基于可编程器件AD6620的实现。4.1 TMS320C6713 McBSP和AD6620接口程序设计实时信号传输与处理系统要求系统在有限的时间内同时完成大量的数据传输和信号的算法处理，选取合理有效的算法固然至关重要，同时选择有效的数据传输方法也不容忽视。在实际工作中发现，数据传输所花费的时间往往超过数据处理的时间，成为实时信号处理系统的瓶颈。 软件无线电接收机中，基于McBSP和EDMA实现的DSP和外设之间的串行通信，传输效率高。采用PING-PONG缓冲，传输更稳定

27、。奉节所论述的信号传输和处理方法通用性强，可广泛应用于其他数据传输和信号处理领域，如实时语音信号处理系统、实时图像处理系统、多路信号实时采集监控系统。 1McBSP设置TMS320C6713提供了2个高速多通道缓存串行口(McBSP)。McBSP提供了双级缓存的发送寄存器和三级缓存的接收寄存器，具有仝双工的同步或异步通信功能，允许连续的数据流传输；数据发送和接收有独立可编程的帧同步信号；能够与工业标准的解码器、模拟接口芯片或其他串行AD与DA设备、SPI设备等直接相接；支持外部时钟输入或内部可编程时钟；每个串行口最多可支持128通道的发送和接收；串行字长度可选，包括8、12、16、20、24和

28、32位：支持律和A律数据压缩扩展。McBSP方框图如图5-9所示。McBSP通过7个引脚(DX、DR、cLKX、CLKR、FSX、FSR和CLKS)与外设接口。DX和DR引脚完成与外部设备进行通信时数据的发送和接收，由CLKX、CLKR、FSX、FSR实现时钟和帧同步的控制，由CLKS来提供系统时钟。发送数据时，CPU或EDMA控制器将要发送的数据写到数据发送寄存器(DXR，Data transmitregister)，在FSX和CLKX作用下，由DX引脚输出。接收数据时，来自DR引脚的数据在FSR和CLKR作用下，从数据接收寄存器(DRR，Data receive register)中读出数

29、据。接收和发送帧同步脉冲既可以由内部采样速率产生器产生，又可以由外部脉冲源驱动，McBSP分别在相应时钟的上升沿和下降沿进行数据检测。串行口的操作由串行口控制寄存器(SPCR，Serial Port Control Register)、引脚控制寄存器(PCR，Pin Control Register)、采样率产生寄存器(SRGR，Sample Rate Gener-atoR register)、发送控制寄存器(XCR)和接收控制寄存器(RCR)来控制。接收控制寄存器RCR和发送控制寄存器XCR分别设置接收和发送的数据各种参数，如接收数据相数、帧长度等。McBSP可以硬件中断CPU来处理串口接收

30、的数据(RINT)或向串口发送数据(XINT)，也可以通过发送同步事件给EDMA，让EDMA来处理串口接收的数据(REVT)或向串口发送数据(XEVT)。软件无线电接收机子系统中，DSP和AD6620按串行通信(PAR/SER=0)的方式连接，AD6620工作于主模式(SBM=I)，TMS320C6713工作在从模式。AD6620向McBSPl发送时钟同步接收信号(SCLKCLKR)，帧同步信号(SDFSFSR)。McBSPl同步接收AD6620发送的数据(SDODR)。在软件无线电接收机中，按照mcbspCfgl数据结构配置McBSPI各控制寄存器。mcbspCfgl结构定义如下：2EDMA

31、设置 TMS320C6713提供了16通道独立的自加载EDMA协处理器，用于控制数据的EDMA传输。EDMA控制器可以在不占用CPU资源情况下完成映射存储空间中的数据搬移。每个EDMA通道通过主控寄存器、副控寄存器、传输计数寄存器、源地址寄存器、目标地址寄存器、全局地址寄存器组、全局索引寄存器组设定工作方式。EDMA控制器结构如图5-10所示，包括事件和中断处理寄存器(Event and interruptprocessing registers)、事件编码器(Event encoder)、参数随机存储器(Parameter RAM)和地址产生硬件(Address generation har

32、dware)。EDMA事件由事件寄存器捕获，一个事件就是触发一个EDMA通道开始传输的同步信号。如果有多个事件同时发生，可以通过事件编码器来协调解决。对应事件的传输参数存储在EDMA参数随机寄存器(Parameter RAM)中，传递给地址产生硬件。地址产牛硬件产生EMIF和(或)外设的地址，执行必要的读写传输操作。中频软件无线电接收机子系统中利用EDMA结合McBSPl实现数据的串行接收。EDMAl将McBSPI DRR内数据转存内部高速存储区(Ping缓冲区和Pong缓冲区)，供DSP解调，其同步事件是McBSPl接收事件(REVTl)。EDMA结合McBSP的数据传输，把DSP从频繁的处理串口数据任务中解放出来，使DSP可以主要用来执行系统核心数字信号处理算法，提高了系统运行效率，增强了系统实时性。在软件无线电接收机中，按照gEdmaConfigRcv数据结构配置EDMA各控制寄存器。g