语音信号采集系统的设计论文.docx

1、语音信号采集系统的设计论文 毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕

2、业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保

3、留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日注 意 事 项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词 5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字

4、数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4.文字、图表要求：1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画3）毕业论文须用A4单面打印，论文50页以上的双面打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，并提供电子文档5.装订顺序1）设计（论文）2）附件：按照任务书、开题报告、外文译文

5、、译文原文（复印件）次序装订指导教师评阅书指导教师评价：一、撰写（设计）过程1、学生在论文（设计）过程中的治学态度、工作精神 优 良 中 及格 不及格2、学生掌握专业知识、技能的扎实程度 优 良 中 及格 不及格3、学生综合运用所学知识和专业技能分析和解决问题的能力 优 良 中 及格 不及格4、研究方法的科学性；技术线路的可行性；设计方案的合理性 优 良 中 及格 不及格5、完成毕业论文（设计）期间的出勤情况 优 良 中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格

6、 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）指导教师： （签名） 单位： （盖章）年 月 日评阅教师评阅书评阅教师评价：一、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格二、论文（设计）水平1、论文（设计）的理论意义或对解决

7、实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）评阅教师： （签名） 单位： （盖章）年 月 日教研室（或答辩小组）及教学系意见教研室（或答辩小组）评价：一、答辩过程1、毕业论文（设计）的基本要点和见解的叙述情况 优 良 中 及格 不及格2、对答辩问题的反应、理解、表达情况 优 良 中 及格 不及格3、学生答辩过程中的精神状态 优 良 中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰

8、写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格评定成绩： 优 良 中 及格 不及格教研室主任（或答辩小组组长）： （签名）年 月 日教学系意见：系主任： （签名）年 月 日摘要在研究数字信号处理的基础上，提出了一个基于DSP TMS320VC5402和A/D转换芯片TLC320AD50的语音信号采集系

9、统的设计。给出了该系统的总体设计方案，具体硬件电路,包括系统电源设计、复位电路设计、时钟电路设计、存储器设计、A/D接口电路设计、JTAG接口设计、DSP与A/D芯片的连接等，以及软件流程图。 关键词：语音信号；数据采集；DSP；TLC320AD50第1章 理论依据20世纪50年代以来，随着数字信号处理各项技术的发展，语音信号处理技术得到不断提高, 语音合成、语音识别、语音记录与语音控制等技术已开始逐步成熟并得到应用。在语音信号处理过程中, 要实现语音信号处理技术的精确性、实时性目的，语音信号采集和无误差存储成为语音信号处理中的前提。TMS320VC5402是TI公司推出的定点数字信号处理器，

10、它采用修正的哈佛结构，包括1个程序存储总线、3个数据存储总线和4个地址总线，这种结构允许同时执行程序指令和对数据操作， 运行速度快，单周期定点指令执行时间为10ns，远高于语音信号采集和处理的要求。在语音信号采集中, 模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达22.5 Kb/s，满足语音信号处理中关于采样频率的要求。1.1 TMS320VC5402介

11、绍TMS320VC5402是基于一个先进的哈佛结构:一个指令存储总线和三个数据存储总线。此处理器提供一个具有高平行度的算术逻辑单元、特殊功效的硬件逻辑、片上存储器和附加的外围芯片。操作灵活和快速的DSP原理及专用的指令系统。独立的程序和数据空间允许他同时并行地访问指令和数据，提供了高度的平行性。在一个独立的周期内可以同时执行一次写操作和两次读操作。并行的指令存储和特殊功用的指令都可以完全的被在一个机器周期内执行。数据可以在程序空间或数据空间内传输（见图1.1输入输出时序图）。这一并行操作是算术、逻辑以及二进制运算的强大的机制。另外，C5402还包括控制机制从而可以处理中断、循环、程序调用。图1

12、.1 输入输出时序图C5402设备提供片上ROM和RAM来帮助系统完成执行任务和系统的综合。C5402映射到片上一块4K16bit ROM。用户可以根据自己的需要来设置ROM的编程实现自己应用目的。安全选项可以用来保护自定义的ROM。系统的引导可以在C5402的片上ROM中利用。这段引导程序在上电时可以主动的把用户代码程序从片外存储器中装载进来。但如果引脚MP/MC在硬件复位时被采样低电平，那么程序将从ROM的FF8h0处开始执行。这个区域包含了启动引导程序的分支指令。C5402引导提供了不同装载程序的方法以便适应不同系统的需求：并行的8位时16位EPROM并行的8位I/O空间或16位模式8位

13、或时16位的串口模式主机端口引导。图1.2 TMS320VC5402的引脚图中断和陷阱向量都被定义地址到程序空间。这些向量是软的-也就是说当遇到陷阱时，处理器的PC装入陷阱向量从而让处理器去处理向量位置处的程序。每个向量地址都有四个字空间被保留，以便适应延迟的分叉指令，不管是一字指令还是两字指令，只要是允许中断分支服务与正常的服务。在系统复位时，复位、中断和陷阱向量都被映射到程序地址空间FF80h。然而，这些向量可以被重新映射到128字页的程序空间当系统复位时。这将pmtr寄存器装载中断向量标志位被完成。在完成装载IPTR之后，任何用户中断或陷阱向量将会被映射到新的128数字的页面上来。C54

14、02在程序空间规划时用一个可扩展的页存储器，它允许访问1024K的程序存储器空间数据存储器空间用于存储需要程序处理的数据或程序处理后的结果。通过对处理器方式状态寄存器PMST的DROM位的设置，将片内ROM配置在数据存储器空间（DROM=1），这样，可以用指令将片内ROM作为数据存储器中的数据ROM来读取。复位时，DROM位被清0；64K字的数据存储器空间包括数据存储器映像寄存器，0000H001FH是常用的CPU寄存器地址， 0020H005FH是片内外设寄存器的地址。I/O空间用于与外部存储器映像的外设接口，也可以用于扩展外部数据存储空间，除程序存储器空间和数据存储器空间外，C54x系列器

15、件还提供了I/O存储器空间，利用I/O空间可以扩展外部存储器。I/O存储器空间为64K字（0000hFFFFh），有两条指令PORTR和PORTW可以对I/O存储器空间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。TMS320VC5402存储器分配情况如图1.3存储器分配图所示，当存储空间超过64K之后，TMS320VC5402采用了分页机制，进行程序扩展见图1.4存储器分页机制所示。图1.3 存储器分配图图1.4存储器分页机制1.2 TLC320AD50介绍 TLC320AD50(以下简称AD50 )是TI生产的多媒体音频编解码器芯片,它集成了16位A/D和D/A 转换器,采样速

16、率最高可达22.05KHz,其采样速率可通过DSP编程来设置。在AD50内部ADC之后有抽样滤波器,以提高输入信号的信噪比,在DAC之前有插值滤波器,以保证输出信号平滑。AD50内部有7个数据和控制寄存器,用于编程设置它们的工作状态。由于语音信号的频率范围在200Hz23400Hz之间,采样率一般设定为8kHz,所以用AD50做AD转换器非常合适。AD50的工作方式和采样频率均通过串口编程来实现。由于转换的数据和控制数据是通过同一串行口进行传输的,所以AD50中有首次通信和二次通信。首次通信专用于转换数据的传送。二次通信则用来设置和读出寄存器的值,所有的寄存器都在二次通信时编程。启动二次通信有

17、两种方法,一种是在FC上加高电平,第二种是将15位方式在首次通信的D IN的LSB位置为1。AD50完成语音信号采集后,在DSP中进行相应的处理算法,语音信号经处理再从AD50输出。第2章 系统方案设计基于TMS320VC5402的语音信号采集系统的结构如图2.1所示，该系统的中央处理单元采用美国TI(德州仪器)公司的高性能定点数字信号处理芯片TMS320VC5402，TMS320VC5402是TI公司推出的定点数字信号处理器，它采用修正的哈佛结构，包括1个程序存储总线、3个数据存储总线和4个地址总线，这种结构允许同时执行程序指令和对数据操作，运行速度快，单周期定点指令执行时间为10ns。在语

18、音信号采集中, 模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达22.5 Kb/s，满足语音信号处理中关于采样频率的要求。图2.1系统结构框图2.1 DSP核心模块的设计TMS320VC5402是整个数据采集系统中，核心处理部分。把缓存器的数据转存到海量存储器中，并对CPLD逻辑的工作方式，工作时钟进行控制，同时还完成与上位机的通信。TMS320VC540

19、2有20根地址线，16根数据线，可以寻址1M的地址空间，在这里，选用TMS320VC5402的数据空间用做SRAM的扩展，选用TMS320VC5402的I/O空间用做FLASH扩展。 DSP核心模块充当整个系统的CPU的功能，除了承担对AD转换器送来的信号做相应的处理之外，还驱动RS-232串行通信链路将相应的数据及时的传到上位机上以备做之后的相关处理或计算，这就要求DSP芯片的处理能力相当的强大和速度必须与ADC相匹配，这一点TMS320VC5402完全有能力做到。2.2 A/D转换模块A/D转换模块是整个系统的主要部分，它接收来自外部的信号或模拟数据，然后经过处理转换成数字信号传递给CPU

20、做后续的处理。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达22.5 Kb/s，满足语音信号处理中关于采样频率的要求。TLC320AD50(以下简称AD50 )是TI生产的多媒体音频编解码器芯片,它集成了16位A/D和D/A 转换器,采样速率最高可达22.05KHz,其采样速率可通过DSP编程来设置。在AD50内部ADC之后有抽样滤波器,以提高输入信号的信噪比,在DAC之前有插值滤波器,以保证输出信号平滑。AD50内部有7个数据和控

21、制寄存器,用于编程设置它们的工作状态。由于语音信号的频率范围在200Hz23400Hz之间,采样率一般设定为8kHz,所以用AD50做转换A/D器非常合适。AD50的工作方式和采样频率均通过串口编程来实现。由于转换的数据和控制数据是通过同一串行口进行传输的,所以AD50中有首次通信和二次通信。首次通信专用于转换数据的传送。二次通信则用来设置和读出寄存器的值,所有的寄存器都在二次通信时编程。启动二次通信有两种方法,一种是在FC上加高电平,第二种是将15位方式在首次通信的DIN的LSB位置为1。AD50完成语音信号采集后,在DSP中进行相应的处理算法,语音信号经处理再从AD50输出。第3章 硬件设

22、计3.1 DSP芯片作为DSP家庭高性价比代表的16位定点DSP芯片，C5402适用于语音通信等实时嵌入应用场合。与其它C54X芯片一样,C5402具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达100MIPS;具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；一个1717乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度;单周期正规化及指数译码；8个辅助寄存器及一个软件栈，允许使用业界最先进的定点DSP C语言编译器；数据/程序

23、寻址空间为1M16bit，内置4K16bit ROM和16K16bit RAM；内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的8位并行HPI口、两个16位定时器以及6通道DMA控制器且低功耗。与C54X系列的其它芯片相比，C5402具有高性能、低功耗和低价格等特点。它采用6级流水线,且当RPT（重复指令）时，一些多周期的指令就变成了单周期的指令；芯片内部RAM和ROM可根据PMST寄存器中的OVLY和DROM位灵活设置。这些都有利于算法的优化。3.2 电源设计为了降低芯片功耗，C54x系列芯片大部分都采用低电压设计，并且采用双电源供电，即内核电

24、源CVDD：采用1.8V，主要为芯片的内部逻辑提供电压，包括CPU、时钟电路和所有的外设逻辑；I/O电源DVDD：采用3.3V，主要供I/O接口使用。可直接与外部低压器件接口，而无需额外的电平变换电路。DSP芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。在实际中，大部分数字系统所使用的电源可工作于5V或3.3V，本设计采用TI公司提供的双电源芯片：TPS73HD318电源的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。电路图如图3.1所示。图3.1由TPS73HD318芯片组成的双电源电路3.3 复位电路设计TMS320VC5402的复位输入引脚RS为处理

25、器提供了一种硬件初始化的方法,它是一种不可屏蔽的外中断,可在任何时候对TMS320VC5402进行复位。当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。本设计采用由TPS3707-33组成的自动复位电路（如图3.2）。图3.2由TPS3707-33芯片组成的自动复位电路3.4 时钟电路设计时钟电路用来为C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。利用DSP芯片内部提供的晶振电路，在DSP芯片的X1、

26、X2之间连接晶体振荡器。使用芯片内部的振荡器在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。时钟电路图如图3.3。 C1=C2=20pF图3.3时钟电路3.5 程序存储器扩展设计FLASH存储器用以扩展程序存储器AT29LV1024是1M位的FLASH存储器FLASH存储器与EPROM相比，具有更高的性能价格比，而且体积小、功耗低、可电擦写、使用方便，并且3.3V的FLASH可以直接与DSP芯片连接。地址线：A0A15；数据线：I/O0I/O15；控制线：片选信号；编程写信号；输出使能信号。扩展连接图如图3.4。图3.4程序存储器扩展电路3.6数据存储器扩展设计要实现语

27、音数据和系统程序的存储，TMS320VC5402必须有外接扩展存储器。TMS320VC5402 的速度为100 MI/s，为保证DSP运行速度，需要外部存储器的速度接近10ns。系统选择ICSI64LV16作为外部存储器，其容量64K字16 bit。其硬件连接图如图3.5所示。图3.5数据存储器扩展电路3.7 JTAG接口设计在系统中，通过JTAG测试口访问和调试DSP芯片。JTAG是一种国际标准测试协议(IEEE 1149.1兼容)，针对现代超大规模集成电路测试、检验困难而提出的基于边界扫描机制和标准测试存取口的国际标准。标准JTAG测试端口包括4个必选引脚和一个可选的异步JTAG的复位引脚

28、TRST，分别是工作模式选择引脚TMS，串行数据输入引脚TDI，串行数据输出引脚TDO，端口工作时钟引脚TCK。JTAG接口引脚连接如图3.6所示。 图3.6 JTAG接口引脚连接图3.8 A/D接口电路设计A/D转换模块是整个系统的主要部分，它接收来自外部的信号或模拟数据，然后经过处理转换成数字信号传递给CPU做后续的处理。TLC320AD50是一款SIGMA- DELTA 型单片音频接口芯片, 通过串行口与DSP 或其它设备通信。它内部集成了16位的D/A 和A/D 转换器, 采样速率最高可达22.05 Kb/s，其采样速率可通过DSP 编程来设置。设置AD50时，串行通信数据最低为高电平

29、。在DAC 之前有一个插值滤波器以保证输出信号平滑, ADC 之后有一个抽取滤波器以提高输入信号的信噪比。AD50 的发送和接收可以同时进行。参考AD50的产品手册文献, 得出TMS320VC5402与TLC320AD50的连接方法如图3.7所示。图3.7 TLC320AD50与 TMS320VC5402 串行口的连接第4章 软件设计主程序流程图如图4.1所示。图4.1主程序流程图MATLAB 是美国Math Works 公司推出的一种面向工程和科学计算的交互式计算软件，在MATLAB 环境中，可以通过多种编程方法驱动声卡实现对语音信号的采集和播放，它的信号处理与分析工具箱为语音信号分析提供了

30、十分丰富的功能函数，利用这些功能函数可以快捷而又方便地完成语音信号的处理和分析使用MATLAB语言编程可以将声音文件变换为离散的数据文件，然后利用其强大的矩阵运算能力处理数据，如数字滤波、傅里叶变换、时域和频域分析、声音回放以及各种分析图的呈现等等下面给出一个MATLAB 程序，读入一个采样频率为 22.050 kHz、16位单声道的WAV文件，然后播放。具体程序见附录，其仿真结果如图4.2所示。图4.2 MATLAB 环境中做出的语音信号的波形图、频谱图和倒谱图第5章 总结在这次课程设计中我将总体电路分成了多个模块，这样有助于我理清思路，设计上会比较容易实现一些。课程设计刚开始时，我拿着选定的题目不知如何入手。毕竟课程设计不同于实验课，电路图都要自己设计，我感觉有些迷茫。静下心来，仔细分析题目，再加上老师和周边同学的帮助，心中才有了谱。我将整个系统根据不同的功能化分成几个模块，分别进行设计，最后再将其整合起来。在这个过程中我遇到了不少问题，但是通过老师和同学的帮助，最终还是顺利的解决了这些问题，这使我充分了解到了一个人的力量是有限的，团队合作非常重要。通过这次课程设计，使我对DSP技术有了更进一步的了解。在此基础上学习了基于DSP系统设计的基本思想和方法，学会了科学地分析实际问题，通过查